JAJSXF0A
October 2025 – December 2025
DRV81545
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
説明
4
ピン構成および機能
5
仕様
5.1
絶対最大定格
5.2
ESD 定格
5.3
推奨動作条件
5.4
熱に関する情報
5.5
電気的特性
5.6
代表的特性
6
詳細説明
6.1
概要
6.2
機能ブロック図
6.3
機能説明
6.3.1
内蔵クランプ ダイオード、VCLAMP
6.3.2
保護回路
6.3.2.1
ILIM アナログ電流制限
6.3.2.1.1
TSD 前の消費電力に対する負荷抵抗の影響
6.3.2.2
カットオフ遅延 (COD)
6.3.2.3
サーマル シャットダウン (TSD)
6.3.2.4
低電圧誤動作防止 (UVLO)
6.3.3
フォルト条件のまとめ
6.4
デバイスの機能モード
6.4.1
ハードウェア インターフェイス動作
6.4.2
パラレル出力
7
アプリケーションと実装
7.1
アプリケーション情報
7.2
代表的なアプリケーション
7.2.1
外付け部品
7.2.2
連続電流能力
7.2.3
消費電力
7.2.4
アプリケーション曲線
7.3
電源に関する推奨事項
7.3.1
バルク コンデンサ
7.4
レイアウト
7.4.1
レイアウトのガイドライン
7.4.2
レイアウト例
8
デバイスおよびドキュメントのサポート
8.1
ドキュメントのサポート
8.1.1
関連資料
8.2
ドキュメントの更新通知を受け取る方法
8.3
サポート・リソース
8.4
商標
8.5
静電気放電に関する注意事項
8.6
用語集
9
改訂履歴
10
メカニカル、パッケージ、および注文情報
7.2.4
アプリケーション曲線
図 7-2
R
COD
= 120kΩ での t
COD
= 1ms、12V、12Ω 負荷、VCLAMP を VM に短絡
図 7-3
カットオフ遅延 (COD) イネーブルでの t
RETRY
= 46.5ms、R
COD
= 180kΩ、12V、12Ω 1mH 負荷、VCLAMP を VM に短絡