JAJSXF0A October 2025 – December 2025 DRV81545
PRODUCTION DATA
6.3.2.1 ILIM アナログ電流制限
DRV81545 は、短絡や大きな突入電流の容量性負荷に対する保護のために、各出力にアナログ電流制限を実装しています。出力段で高電流の状態 I > ILIM_ACTIVATE が検出されると、FET のゲート駆動電圧が低下し、出力電流を ILIM レベルでレギュレートします。このゲート駆動調整により、FET がリニア領域で動作するため、RDS(ON) がはるかに高くなり、大きな電力が消費されます。この電流制限機能 (ILIM) は過電流保護に似たように設計されていますが、過電流イベント中に FET を完全にオフにするのではなく、デバイスが過熱するまで電流は安全なレベルに制限されます。
図図 6-4 と図 6-5 に、容量性負荷の場合など、定常状態の連続電流より前の突入電流を安全なレベルまで低減する ILIM を示します。この機能により、PCB のパターン幅を減らし、システムの電源能力の要件を低減できるというシステム レベルの利点が得られます。
図 6-4 電流制限保護がない場合の大きなスタートアップ電流
図 6-5 ILIM 電流制限保護を行った場合の制御されたスタートアップ電流表 6-5 に示されているように、アナログ電流制限レベル ILIM は、ILIM ピンと GND との間にプルダウン抵抗を接続することで構成できます。ILIM は、RILIM に基づいて 4 つのチャネルすべてに対して同じ値が設定されます。チップ全体の過熱などのイベントが発生しない限り、1 つのチャネルの電流制限状態は他のチャネルには影響を与えません。
| ILIM PIN と GND 間の RILIM 抵抗 | 電流制限レベル、ILIM |
|---|---|
| 0 ≤ RLIM< 20kΩ | 3A |
| 30kΩ ≤ RLIM ≤ 120kΩ | ILIM[A] = 60/RLIM[kΩ] |
| RLIM≥ 120kΩ | ILIM[A] = 60/RLIM[kΩ]、非線形にすることが可能 |
図 6-6 に、カットオフ遅延が無効化された短絡条件での tTIME_TO_TSD 間のアクティブ電流制限を示しています (0kΩ ≤ RCOD < 20kΩ)。セクション 6.3.2.2 に、カットオフ遅延機能の詳細が記載されています。チャネルがオフになってから、チャネル温度が安全なレベル (tTSD – tTSD_HYS) に戻った後のみ、チャネルは再試行を行います。ILIM 条件中にチャネル INx の状態が変化した場合、コントローラは出力をオフにするなど、入力状態の変化に応答します。TSD によってデバイスがオフになり、温度が依然として安全なレベルを超えている場合、デバイスは入力状態の変化に応答しません。つまり、INx がトグルされていても、デバイスがまだ高温であれば、デバイスは出力をオンに戻しません。
図 6-6 サーマル シャットダウン ベースの再試行による短絡への電流制限応答 (カットオフ遅延ディスエーブル)図 6-7 に、各ローサイド FET のアナログ電流制限回路の概略回路図を示します。
図 6-7 アナログ電流制限および検出図