JAJU943A August   2024  – December 2024

 

  1.   1
  2.   概要
  3.   リソース
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
      1. 2.1.1 サブシステム
        1. 2.1.1.1 アーク検出チャネル
          1. 2.1.1.1.1 絶縁型電流測定
          2. 2.1.1.1.2 バンドパス フィルタ
          3. 2.1.1.1.3 A/D 変換
          4. 2.1.1.1.4 組込み AI モデルを使用したアーク検出
        2. 2.1.1.2 アーク ラベリング回路
          1. 2.1.1.2.1 絶縁ストリング電圧の測定
          2. 2.1.1.2.2 絶縁型コンパレータによる絶縁型アーク電圧測定
          3. 2.1.1.2.3 高度なラベリング用のウィンドウ コンパレータ
    2. 2.2 設計上の考慮事項
      1. 2.2.1 電流センサおよび入力段
      2. 2.2.2 アナログ バンドパス フィルタ
      3. 2.2.3 アーク ラベリング回路
        1. 2.2.3.1 ストリング電圧センシング
        2. 2.2.3.2 アーク ギャップ電圧センシング
        3. 2.2.3.3 差動→シングルエンド変換
        4. 2.2.3.4 アーク ラベリング用ウィンドウ コンパレータ
      4. 2.2.4 補助電源
      5. 2.2.5 controlCARD およびデバッグ インターフェイス
    3. 2.3 主な使用製品
      1. 2.3.1 TIEVM-ARC-AFE
      2. 2.3.2 TMDSCNCD28P55X – TMDSCNCD28P55X controlCARD 評価基板
        1. 2.3.2.1 ハードウェアの特長
      3. 2.3.3 OPA4323 – クワッド、5.5V、20MHz、ゼロクロス、低ノイズ (6nV/√Hz) RRIO オペアンプ
      4. 2.3.4 OPA323 – シングル、5.5V、20MHz、ゼロクロス、低ノイズ (6nV/√Hz) RRIO オペアンプ
      5. 2.3.5 AMC3330 – DC/DC 内蔵、±1V 入力、高精度、電圧センシング、強化絶縁型アンプ
      6. 2.3.6 AMC23C11 – 可変閾値電圧、ラッチ機能を有する高速応答、強化絶縁型コンパレータ
  9. 3ハードウェア、テスト要件、およびテスト結果
    1. 3.1 シグナル チェーンの検証
      1. 3.1.1 ハードウェア要件
      2. 3.1.2 テスト構成
      3. 3.1.3 テスト結果
    2. 3.2 アーク テスト
  10. 4設計とドキュメントのサポート
    1. 4.1 デザイン ファイル
      1. 4.1.1 回路図
      2. 4.1.2 BOM
    2. 4.2 ツールとソフトウェア
    3. 4.3 ドキュメントのサポート
    4. 4.4 サポート・リソース
    5. 4.5 商標
  11. 5著者について
  12. 6改訂履歴

2.2.2 アナログ バンドパス フィルタ

図 2-3 に、4 チャネルのオペアンプ OPA4323 で構成されるフィルタ段を示します。U5A と U5B は、カットオフ周波数が 100kHz のローパス フィルタを形成します。U5C と U5D は、カットオフ周波数が 30kHz のハイパス フィルタを形成します。組み合わせることにより、30kHz～100kHz の通過帯域を持つバンドパス フィルタを形成します。ローパス フィルタとハイパス フィルタの分割トポロジを選択することで、バンドパス フィルタの上下のレベルを個別に調整しやすくなっています。U5D では、R153 と R154 を調整することで、ゲインを追加することも可能です。これを使用して、フィルタリング後にさらにゲインを導入できます。

TIDA-010955 8 次アナログ バンドパス フィルタ回路図図 2-3 8 次アナログ バンドパス フィルタ回路図

アクティブ フィルタ アプリケーションにおけるアンプの最も重要な仕様は、ゲイン帯域幅積 (GBW) とスルーレート (SR) の 2 つです。GBW と SR の最小要件については、式 1と 式 2 を参照してください。

式 1. GBWmin= 100 × G× fc
式 2. SRmin= 2 × π × fc ×VP-P

ここで、

  • G=閉ループ ゲイン
  • fc= ローパス フィルタのカットオフ周波数
  • VP-P=ピーク ツー ピーク出力電圧

G = 1、fc = 100kHz、VP-P = 5V の値で、最小 GBW は 10MHz、最小スルーレートは 3.14V/μs と計算されます。GBW が 20MHz、スルーレートが 10V/μs の OPA4323 はこれらの基準を満たしており、より高い周波数帯域が必要な場合にはいくらかのヘッド ルームがあります。伝達関数は、テスト結果のリンクで検証されます。フィルタ段の出力は、C2000 MCU の内部 ADC に接続されます。R30 を実装し、R27 を取り外すことで、アナログフィルタ段をバイパスできます。

チャネル 3 とチャネル 4 では、図 2-4 に示すように、2 次ローパスと 2 次ハイパスのみが実装されています。

TIDA-010955 4 次アナログ バンドパス フィルタ回路図図 2-4 4 次アナログ バンドパス フィルタ回路図

したがって、U8A と U8D は電圧フォロワを実装しているだけであり、必須ではありません。これは、チャネル 3 と 4 の 4 次バンドパスと、チャネル 1 と 2 の 8 次バンドパスを比較できるようにするためです。4 つのチャネルを同じにする必要がある場合は、抵抗とコンデンサを調整できます。