JAJUA45 October   2025

 

  1.   1
  2.   説明
  3.   設計を開始
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1評価基板の概要
    1. 1.1 はじめに
    2. 1.2 静電放電に関する注意事項
    3. 1.3 キットの内容
    4. 1.4 仕様
    5. 1.5 製品情報
    6. 1.6 高温表面警告
  8. 2ハードウェア
    1. 2.1 セットアップおよび接続
    2. 2.2 ジャンパ設定
    3. 2.3 電源接続
    4. 2.4 アナログ入力接続と出力接続
    5. 2.5 リファレンス入力
    6. 2.6 デジタル入力ピンとゲイン制御
    7. 2.7 変更点
  9. 3ハードウェア設計ファイル
    1. 3.1 PCB レイアウト
    2. 3.2 回路図
    3. 3.3 部品表
  10. 4追加情報
    1. 4.1 商標
  11. 5関連資料

2.3 電源接続

PGA848EVM では、入力段と出力段という 2 組の電圧電源を使用します。このデバイスは、±4V (8V) ～±18V (36V) の入力段電源と、±2.25V (4.5V) ～±18V (36V) の出力段電源を使用して動作します。出力段の電源電圧は、入力段の電源電圧を超えないようにする必要があります。

PGA848EVM の入力段の電源接続は、評価基板の上部にあるコネクタ J13 経由で実現しています。入力段の正の電源接続は +VCC とラベル付けされ、負の電源接続は -VEE とラベル付けされ、接地接続は GND とラベル付けされています。電源を PGA848EVM に接続するには、J13 の各端子に配線を挿入した後、ネジを締めて接続します。

PGA848EVM 入力段電源コネクタ (J13)図 2-4 入力段電源コネクタ (J13)

表 2-4に、電源コネクタ J13 のピン定義と、各電源接続で許容される電圧範囲の概要を示します。

表 2-2 PGA848EVM の電源電圧範囲仕様
コネクタピン番号電源接続電圧レンジ
J13.3入力段の正電源 (+VCC)単一電源、VS = +VCC：8V～36V
デュアル電源、VS = (+VCC) – (–VEE)：4V ～ 18V
J13.2グランド0V
J13.1負電源 (- VEE)単一電源、VS = +VCC：0V (GND
) デュアル電源、VS = (+VCC) – (–VEE)：-4V ～ -18V
J14.1

LVDD+_ext

単一電源、LVDD+_ext：4.5V～36V
デュアル電源、出力段電源 (LVSS+) – (LVSS–)：2.25V ～ 18V
J14.2グランド0V
J14.3LVSS–_ext単一電源、LVSS–_ext：0V (GND)
デュアル電源、出力段電源 (LVSS+) – (LVSS–)：-2.25V ～ -18V
J14.4グランド0V

デフォルトでは、出力段電源電圧レベル (+LVDD および–LVSS) はそれぞれ PGA848 の正 (+VCC) 電源と負 (–VEE) 電源に設定されます。+LVDD ピンはジャンパ J9 1-2 経由で +VCC に接続され、–LVSS ピンは J16 1-2 経由で –VEE に接続されます。ねじ込み端子コネクタ J14 により、出力段の電源ピンにアクセスできます。外部電源を使用して LVDD と LVSS の電圧レベルを設定するには、ジャンパ J9 2-3 をシャントし、コネクタ J14.1 を使用して +LVDD にアクセスします。同様に、ジャンパ J16 2-3 をシャントして、コネクタ J14.3 を使用して -LVSS ピンにアクセスします。

PGA848EVM 出力段電源コネクタ (J14)図 2-5 出力段電源コネクタ (J14)

図 2-6に、PGA848EVM の電圧電源接続を示します。

PGA848EVM PGA848EVM 電圧電源接続図 2-6 PGA848EVM 電圧電源接続