JAJUA45 October   2025

 

  1.   1
  2.   説明
  3.   設計を開始
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1評価基板の概要
    1. 1.1 はじめに
    2. 1.2 静電放電に関する注意事項
    3. 1.3 キットの内容
    4. 1.4 仕様
    5. 1.5 製品情報
    6. 1.6 高温表面警告
  8. 2ハードウェア
    1. 2.1 セットアップおよび接続
    2. 2.2 ジャンパ設定
    3. 2.3 電源接続
    4. 2.4 アナログ入力接続と出力接続
    5. 2.5 リファレンス入力
    6. 2.6 デジタル入力ピンとゲイン制御
    7. 2.7 変更点
  9. 3ハードウェア設計ファイル
    1. 3.1 PCB レイアウト
    2. 3.2 回路図
    3. 3.3 部品表
  10. 4追加情報
    1. 4.1 商標
  11. 5関連資料

2.2 ジャンパ設定

図 2-3 に、PGA848EVM でのデフォルトのジャンパ設定の詳細を示します。表 2-1に、これらのジャンパの構成を明らかにしています。

PGA848EVM PGA848EVM のデフォルトのジャンパ設定図 2-3 PGA848EVM のデフォルトのジャンパ設定
表 2-1 デフォルトのジャンパ構成
ジャンパ機能デフォルトの位置説明

J1

REF 選択

シャント 5-6

シャント 5-6：REF を中間出力段電源 (R_DIV) に設定します
シャント 3-4：REF を外部に設定します。REF コネクタ J2
シャント 1-2：REF を GND に設定します

J17

REF バッファ/コネクタ

シャント 1-2シャント 1-2：REF ピンから REF バッファ (U2) 出力
シャント 2-3：REF コネクタ J2 への REF ピン
J6正 (非反転) 入力、IN+シャント 2-3シャント 2-3：SMA コネクタ J4 への入力信号
シャント 1-2：IN+ を GND に接続します
J8負 (反転) 入力、IN–シャント 2-3シャント 2-3：SMA コネクタ J7 への入力信号
シャント 1-2：In–を GND に接続します
J9LVDD+ 接続シャント 1-2シャント 1-2：出力段電源 LVDD+ を +VCC 電源に設定します
シャント 2-3。LVDD+ を外部コネクタ J14 のピン 1 に接続します
J16LVSS–接続シャント 1-2シャント 1-2：出力段電源を LVDD- から VEE 電源に設定します
シャント 2-3：LVDD- を外部コネクタ J14 ピン 3 に接続します
J10PGIA ゲイン CTRL A2オープンオープン：A2 を GND または 0 に設定します
シャント 1-2：A2 を VCC または 1 に設定します
J11PGIA ゲイン CTRL A1オープンオープン：A1 を GND または 0 に設定します
シャント 1-2：A1 を VCC または 1 に設定します
J12PGIA ゲイン CTRL A0オープンオープン：A0 を GND または 0 に設定します
シャント 1-2：A0 を VCC または 1 に設定します