2 ハードウェア

評価基板により、PGA848 デバイスの各種機能にアクセスし、このデバイスの性能を測定します。デフォルトでは、PGA848EVM のプログラマブルゲイン計測アンプは 0.5V/V のゲインに構成されています。この評価基板は、ジャンパ J10 (A2) 、J11 (A1) 、J12 (A0) を搭載し、PGA848 のゲインを設定できます。

このデバイスでは、入力段と出力段という 2 組の電圧電源が使用されます。出力段の電源は入力段から分離されて PGA848 の出力振幅電圧レベルを制限し、ADC または下流側のデバイスをオーバードライブの損傷から保護します。入力段電源 VS+ と VS- には、コネクタ J13 を使用してアクセスできます。出力段電源 LVDD+ と LVSS– には、コネクタ J14 を使用してアクセスできます。選択可能なジャンパ J9 および J16 は、出力段の電源電圧レベルを、入力段電源 (デフォルト) と同じ値、またはコネクタ J14 を使用して外部電圧と同じ値に設定します。

PGA848 には、シングルエンドまたは疑似差動入力 ADC とのインターフェイスを簡素化する機能が組み込まれています。REF ピンは、PGA848 の出力電圧の基準点を設定します。REF ピンは、低インピーダンス電源で駆動する必要があり、評価ボードには REF ピンを駆動するためのオプションのバッファ (U2) があります。選択可能なジャンパ J1 には、コネクタ J2 経由で REF ピンの電圧を外部から設定するオプション、または REF を GND に接続するオプション、または REF を PGA848 出力段電源 (LVDD+ および LVSS–) の中電圧値に設定するオプションがあります。PGA848EVM を使用すると、オプションのコンデンサ C4 と C14 を使用して、DA_IN–と DA_IN+ の各ピンにアクセスできます。これらのコンデンサは、PGA848 出力段差動アンプの内部抵抗と並列に配置されて、ノイズフィルタリングが実装されています。図 2-1 に、PGA848EVM 回路の概略ブロック図を示します。PGA848EVM の完全な回路図については、図 3-6を参照してください。

図 2-1 PGA848EVM の概略回路図