JAJZ027A December   2024  – June 2025 CC2744R7-Q1 , CC2745P10-Q1 , CC2745R10-Q1 , CC2745R7-Q1

 

  1.   1
  2.   概要
  3.   商標
  4. 1アドバイザリ マトリックス
  5. 2命名法、パッケージのマーキングとリビジョンの識別
    1. 2.1 デバイスおよび開発サポート — ツール命名規則
    2. 2.2 サポート対象デバイス
    3. 2.3 パッケージの記号表記およびリビジョンの識別
  6. 3アドバイザリ
    1. 3.1  ADC_08
    2. 3.2  ADC_09
    3. 3.3  BATMON_01
    4. 3.4  BATMON_02
    5. 3.5  SYS_204
    6. 3.6  SYS_206
    7. 3.7  SYS_207
    8. 3.8  APU_201
    9. 3.9  UDMA_01
    10. 3.10 RADIO_05
    11. 3.11 SYSROM_01
  7. 4改訂履歴

3.1 ADC_08

リピート シングル、シーケンス、および反復シーケンス変換モードでは、ADC BUSY ビットがクリアされません。

影響を受けるリビジョン

E および F

説明

MEMCTLx レジスタのトリガ ポリシーが「次のトリガ」に設定され、ADC がリピート シングル、シーケンス、または反復シーケンス変換モードで動作している場合、ソフトウェアが ENC ビットをクリアして変換シーケンスを停止しようとしても、STATUS レジスタの BUSY ビットはクリアされません。シーケンス変換モードでトリガ ポリシーが「次のトリガ」に設定されている場合、変換シーケンスの終了時に BUSY ビットがクリアされます。

回避方法

上記の ADC 動作シナリオで変換を停止し、BUSY ビットをクリアするには、次のソフトウェアシーケンスを実行してください。
  1. CTL0.ENC = 0 を書き込みます
  2. CTL1.TRIGSRC をソフトウェアに変更します
  3. CTL1.SC = 1 を書き込みます
この回避策は、SimpleLink™ 低消費電力 F3 ソフトウェア開発キット (SDK) の将来のリリースに組み込まれる予定です。