GERU008B July   2018  – March 2025 ADS9224R , ADS9234R

 

  1.   1
  2.   ADS9224REVM-PDK
  3.   Marken
  4. 1Übersicht
    1. 1.1 Merkmale des ADS9224REVM-PDK
    2. 1.2 Merkmale des ADS9224REVM
  5. 2Analoge Schnittstelle
    1. 2.1 Anschlüsse für Signalquelle
    2. 2.2 ADC-Differenzeingangs-Signaltreiber
      1. 2.2.1 Eingangssignalweg
    3. 2.3 ADS9224R Interne Referenz
  6. 3Digitale Schnittstelle
    1. 3.1 multiSPI für ADC-Digital-E/A
  7. 4Stromversorgungen
  8. 5Einrichtung
    1. 5.1 Standard-Jumper-Einstellungen
    2. 5.2 Softwareinstallation für die grafische Benutzerschnittstelle (GUI) des EVM
  9. 6Betrieb
    1. 6.1 Globale EVM-GUI-Einstellungen für ADC-Steuerung
    2. 6.2 Registerübersichts-Konfigurationstool
    3. 6.3 Zeitdomänen-Anzeigetool
    4. 6.4 Spektralanalysetool
    5. 6.5 Histogramm-Tool
  10. 7ADS9224REVM Materialliste, Leiterplattenlayout und Schaltpläne
    1. 7.1 Materialliste
    2. 7.2 Leiterplattenlayout
    3. 7.3 Schaltpläne
  11. 8Revisionsverlauf

3.1 multiSPI für ADC-Digital-E/A

Das ADS9224REVM-PDK unterstützt mehrere Schnittstellenmodi, wie im ADS9224R-Datenblatt ausführlich beschrieben. Zusätzlich zu den Standard-SPI-Modi (Einfach-, Dual- und Vierfach-SDO-Leitungen) unterstützen die multiSPI-Modi Einzel- und Dual-Datenausgangsraten. Der PHI kann mit einem 3,3-V-Logikpegel betrieben werden und ist direkt mit den digitalen E/A-Leitungen des ADC verbunden. Tabelle 3-1 listet die Prüfpunkte auf, die für die Prüfung der SPI-Pins sowohl im SPI- als auch im parallelen Byte-Modus verfügbar sind.

Tabelle 3-1 SPI-Prüfpunkte
Bezeichner Signal Beschreibung
TP1 RST Asynchroner Reset; Active-Low.
TP2 READY/STR Zeigt an, dass die Daten für die Datenerfassung bereit sind oder ein Stroboskop-Ausgang vorhanden ist.
TP3 SDO-0/0A SPI-Modus: Datenausgang 0 für Kanal A.
Paralleler Byte-Modus: niedrigstwertiges Bit (Least Significant Bit, LSB) aus dem Datenbyte.
TP4 SDO-1/1A SPI-Modus: Datenausgang 1 für Kanal A.
Paralleler Byte-Modus: LSB+1 aus dem Datenbyte.
TP6 SDO-2/2A SPI-Modus: Datenausgang 2 für Kanal A.
Paralleler Byte-Modus: LSB+2 aus dem Datenbyte.
TP7 SDO-3/3A SPI-Modus: Datenausgang 3 für Kanal A.
Paralleler Byte-Modus: LSB+3 aus dem Datenbyte.
TP9 SDO-4/0B SPI-Modus: Datenausgang 4 für Kanal A.
Paralleler Byte-Modus: LSB+4 aus dem Datenbyte.
TP10 SDO-5/1B SPI-Modus: Datenausgang 5 für Kanal A.
Paralleler Byte-Modus: LSB+5 aus dem Datenbyte.
TP11 SDO-6/2B SPI-Modus: Datenausgang 6 für Kanal A.
Paralleler Byte-Modus: LSB+6 aus dem Datenbyte.
TP12 SDO-7/3B SPI-Modus: Datenausgang 7 für Kanal A.
Paralleler Byte-Modus: MSB aus dem Datenbyte.
TP13 SCLK Takteingangspin für die serielle Schnittstelle.
TP14 SDI Serieller Daten-Eingangspin.
TP15 CS Chip-Auswahl-Eingangspin; Active-Low.
TP16 CONVST Eingangspin für Wandlungsstart.