KOKY064 March   2025 DRV7308

 

  1.   1
  2.   개요
  3.   한눈에 보기
  4.   머리말
  5.   패키지 다양화를 통해 시장의 요구에 부합하는 방식
  6.   비용 효율성
  7.   전력 효율
  8.   미니어처 제품 구현
  9.   정밀 솔루션
  10.   고전압
  11.   절연
  12.   하나의 패키지에 다중 칩 탑재
  13.   패키징 안정성 테스트
  14.   우주 등급 패키지
  15.   결론
  16.   추가 리소스

하나의 패키지에 다중 칩 탑재

일부 설계는 여러 개의 실리콘 노드를 하나의 패키지에 통합하는 기능을 통해 이점을 얻을 수 있습니다. 예를 들어 BQ40Z50-R2(그림 19 참조) 같은 배터리 관리 칩은 실리콘을 적층하여 저비용 로직과 플래시 메모리 및 고정밀 전압 측정을 결합합니다.

TI의 BQ40Z50-R2 배터리 관리 IC는 단일 패키지에서 2개의 실리콘 기술을 보여줍니다.그림 19 TI의 BQ40Z50-R2 배터리 관리 IC는 단일 패키지에서 2개의 실리콘 기술을 보여줍니다.

다중 칩 패키징도 장치의 실리콘 밀도를 높일 수 있습니다. 그림 20에서는 여러 개의 칩을 적층하여 아날로그 프론트 엔드 장치에서 사용 가능한 채널을 두 배로 늘려 실리콘 면적이 패키지의 물리적 풋프린트를 초과하는 방법을 보여줍니다.

실리콘 적층을 통해 밀도가 증가된 다중 칩 아날로그 프론트 엔드 패키지.그림 20 실리콘 적층을 통해 밀도가 증가된 다중 칩 아날로그 프론트 엔드 패키지.

그림 21에서는 각 칩을 각 리드에 연결하는 두 개의 와이어가 있는 아날로그 프론트 엔드 패키지의 평면도를 보여줍니다.

아날로그 프론트 엔드 패키지의 평면도.그림 21 아날로그 프론트 엔드 패키지의 평면도.