Startseite Energiemanagement Gate-Treiber Isolierte Gate-Treiber
Startseite
Energiemanagement
Gate-Treiber
Isolierte Gate-Treiber
NEU

UCC21551-Q1

AKTIV

Isolierter Zweikanal-Gate-Treiber für die Automobilindustrie, 4A/6A 5kVRMS, mit EN- und DT-Pins

Jetzt bestellen
Datenblatt

UCC21551-Q1

AKTIV
Datenblatt Jetzt bestellen

Produktdetails

Number of channels 2 Isolation rating Reinforced Withstand isolation voltage (VISO) (Vrms) 5000 Transient isolation voltage (VIOTM) (VPK) 7070 Power switch IGBT, MOSFET, SiCFET Peak output current (A) 6 Features Enable, High CMTI, Programmable dead time Output VCC/VDD (max) (V) 25 Output VCC/VDD (min) (V) 13 Input supply voltage (min) (V) 3 Input supply voltage (max) (V) 5.5 TI functional safety category Functional Safety-Capable Input threshold CMOS, TTL Operating temperature range (°C) -40 to 150 Rating Automotive Fall time (ns) 8 Undervoltage lockout (typ) (V) 12, 17
Number of channels 2 Isolation rating Reinforced Withstand isolation voltage (VISO) (Vrms) 5000 Transient isolation voltage (VIOTM) (VPK) 7070 Power switch IGBT, MOSFET, SiCFET Peak output current (A) 6 Features Enable, High CMTI, Programmable dead time Output VCC/VDD (max) (V) 25 Output VCC/VDD (min) (V) 13 Input supply voltage (min) (V) 3 Input supply voltage (max) (V) 5.5 TI functional safety category Functional Safety-Capable Input threshold CMOS, TTL Operating temperature range (°C) -40 to 150 Rating Automotive Fall time (ns) 8 Undervoltage lockout (typ) (V) 12, 17
SOIC (DWK) 14 106.09 mm² 10.3 x 10.3
  • Universal: dual low-side, dual high-side or half-bridge driver
  • AEC-Q100 qualified with the following results
    • Device temperature grade 1
    • Device HBM ESD classification level 3A
    • Device CDM ESD classification level C6
  • Junction temperature range –40 to +150°C
  • Up to 4-A peak source and 6-A peak sink output
  • Common-mode transient immunity (CMTI) greater than 125 V/ns
  • Up to 25-V VDD output drive supply
    • 12-V and 17-V VDD UVLO options
  • Switching parameters:
    • 33-ns typical propagation delay
    • 5-ns maximum delay matching
    • 6-ns maximum pulse-width distortion
    • 10-µs maximum VDD power-up delay
  • UVLO protection for all power supplies
  • Fast enable for power sequencing
  • Universal: dual low-side, dual high-side or half-bridge driver
  • AEC-Q100 qualified with the following results
    • Device temperature grade 1
    • Device HBM ESD classification level 3A
    • Device CDM ESD classification level C6
  • Junction temperature range –40 to +150°C
  • Up to 4-A peak source and 6-A peak sink output
  • Common-mode transient immunity (CMTI) greater than 125 V/ns
  • Up to 25-V VDD output drive supply
    • 12-V and 17-V VDD UVLO options
  • Switching parameters:
    • 33-ns typical propagation delay
    • 5-ns maximum delay matching
    • 6-ns maximum pulse-width distortion
    • 10-µs maximum VDD power-up delay
  • UVLO protection for all power supplies
  • Fast enable for power sequencing

The UCC21551x-Q1 is an isolated dual channel gate driver family with programmable dead time and wide temperature range. It is designed with 4-A peak-source and 6-A peak-sink current to drive power MOSFET, SiC, and IGBT transistors.

The UCC21551x-Q1 can be configured as two low-side drivers, two high-side drivers, or a half-bridge driver. The input side is isolated from the two output drivers by a 5-kVRMS isolation barrier, with a minimum of 125-V/ns common-mode transient immunity (CMTI).

Protection features include: resistor programmable dead time, disable feature to shut down both outputs simultaneously, and integrated de-glitch filter that rejects input transients shorter than 5 ns. All supplies have UVLO protection.

With all these advanced features, the UCC21551x-Q1 device enables high efficiency, high power density, and robustness in a wide variety of power applications.

The UCC21551x-Q1 is an isolated dual channel gate driver family with programmable dead time and wide temperature range. It is designed with 4-A peak-source and 6-A peak-sink current to drive power MOSFET, SiC, and IGBT transistors.

The UCC21551x-Q1 can be configured as two low-side drivers, two high-side drivers, or a half-bridge driver. The input side is isolated from the two output drivers by a 5-kVRMS isolation barrier, with a minimum of 125-V/ns common-mode transient immunity (CMTI).

Protection features include: resistor programmable dead time, disable feature to shut down both outputs simultaneously, and integrated de-glitch filter that rejects input transients shorter than 5 ns. All supplies have UVLO protection.

With all these advanced features, the UCC21551x-Q1 device enables high efficiency, high power density, and robustness in a wide variety of power applications.
open-in-new Andere Isolierte Gate-Treiber suchen
Herunterladen Video mit Transkript ansehen Video

Technische Dokumentation

star =Von TI ausgewählte Top-Empfehlungen für dieses Produkt
Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 2
Typ Titel Datum
* Data sheet UCC21551x-Q1 Automotive 4-A, 6-A, Reinforced Isolation Dual-Channel Gate Driver datasheet (Rev. E) PDF | HTML 08 Jan 2023
Functional safety information UCC21551x-Q1 Functional Safety FIT Rate, FMD and Pin FMA PDF | HTML 13 Sep 2023

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

UCC21551CQEVM-079 — UCC21551 Evaluierungsmodul für zweikanaligen isolierten Gate-Treiber mit 4 A und 6 A.

Das UCC21551CQEVM ist eine Platine mit doppelter Kupferschicht und mehreren Testpunkten und Jumper, die genutzt werden können, um die Funktionalität des UCC21551 vollständig zu evaluieren. Das EVM bietet PWM-Eingangssteuerung, auf der Platine einstellbare Stromversorgung, Buchsen für diskrete FETs, (...)

Benutzerhandbuch: PDF | HTML
Nicht verfügbar auf TI.com
Simulationsmodell

UCC21551-Q1 PSpice Transient Reference Design Model

SLUM866.ZIP (175 KB) - PSpice Model
Herunterladen
Simulationsmodell

UCC21551-Q1 TINA-TI Reference Design

SLUM863.TSC (9409 KB) - TINA-TI Reference Design
Herunterladen
Simulationstool

PSPICE-FOR-TI — PSpice® für TI Design-und Simulationstool

PSpice® für TI ist eine Design- und Simulationsumgebung, welche Sie dabei unterstützt, die Funktionalität analoger Schaltungen zu evaluieren. Diese voll ausgestattete Design- und Simulationssuite verwendet eine analoge Analyse-Engine von Cadence®. PSpice für TI ist kostenlos erhältlich und (...)
Anfordern
Gehäuse Pins Herunterladen
SOIC (DWK) 14 Optionen anzeigen
Es gelten die allgemeinen Geschäftsbedingungen von TI für Evaluierungsartikel.

Bestellen & Qualität

Beinhaltete Information:
  • RoHS
  • REACH
  • Bausteinkennzeichnung
  • Blei-Finish/Ball-Material
  • MSL-Rating / Spitzenrückfluss
  • MTBF-/FIT-Schätzungen
  • Materialinhalt
  • Qualifikationszusammenfassung
  • Kontinuierliches Zuverlässigkeitsmonitoring
Beinhaltete Information:
  • Werksstandort
  • Montagestandort

Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Alle Forenthemen auf Englisch anzeigen

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos