ADC12D1000RF
- Excellent Noise and Linearity up to and Above fIN =
2.7 GHz - Configurable to Either 3.2 or 2 GSPS Interleaved
or 1600 or 1000 MSPS Dual ADC - New DESCLKIQ Mode for High Bandwidth, High
Sampling Rate Apps - Pin-Compatible With ADC10D1x00, ADC12D1x00
- AutoSync Feature for Multi-Chip Synchronization
- Internally Terminated, Buffered, Differential Analog
Inputs - Interleaved Timing Automatic and Manual Skew
Adjust - Test Patterns at Output for System Debug
- Time Stamp Feature to Capture External Trigger
- Programmable Gain, Offset, and tAD Adjust
Feature - 1:1 Non-Demuxed or 1:2 Demuxed LVDS Outputs
- Key Specifications
- Resolution 12 Bits
- Interleaved 3.2- and 2-GSPS ADC
- IMD3 (Fin = 2.7 GHz at –13 dBFS) –63.7/–73
dBFS (Typical) - IMD3 (Fin = 2.7 GHz at –16 dBFS) –66.7/–85
dBFS (Typical) - Noise Floor –154.6/–154 dBm/Hz (Typical)
- Power 3.94/3.42 W (Typical)
- IMD3 (Fin = 2.7 GHz at –13 dBFS) –63.7/–73
- Dual 1600/1000 MSPS ADC, Fin = 498 MHz
- ENOB 9.2/9.4 Bits (Typical)
- SNR 58.2/58.8 dB (Typical)
- SFDR 66.7/71.9 dBc (Typical)
- Power per Channel 1.97/1.71 W (Typical)
The 12-bit 3.2- and 2-GSPS ADC12D1x00RF is an RF-sampling GSPS ADC that can directly sample input frequencies up to and above 2.7 GHz. The ADC12D1x00RF augments the very large Nyquist zone of TI’s GSPS ADCs with excellent noise and linearity performance at RF frequencies, extending its usable range beyond the 3rd Nyquist zone
The ADC12D1x00RF provides a flexible LVDS interface which has multiple SPI programmable options to facilitate board design and FPGA/ASIC data capture. The LVDS outputs are compatible with IEEE 1596.3-1996 and supports programmable common-mode voltage. The product is packaged in a lead-free 292-ball thermally enhanced BGA package over the rated industrial temperature range of –40°C to 85°C.
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | ADC12D1x00RF 12-Bit, 3.2-GSPS and 2-GSPS RF-Sampling ADC データシート (Rev. H) | PDF | HTML | 2015/08/31 | ||
| アプリケーション・ノート | AN-2132 Synchronizing Multiple GSPS ADCs in a System: The AutoSync Feature (Rev. G) | 2017/02/03 | ||||
| アプリケーション・ノート | Signal Chain Noise Figure Analysis | 2014/10/29 | ||||
| アプリケーション・ノート | Maximizing SFDR Performance in the GSPS ADC: Spur Sources and Methods of Mitigat | 2013/12/09 | ||||
| アプリケーション・ノート | AN-2128 ADC1xD1x00 Pin Compatibility (Rev. C) | 2013/05/01 | ||||
| ユーザー・ガイド | Schematic and Layout Recommendations for the GSPS ADC | 2013/04/29 | ||||
| アプリケーション・ノート | AN-2177 Using the LMH6554 as a ADC Driver (Rev. A) | 2013/04/26 | ||||
| アプリケーション・ノート | From Sample Instant to Data Output: Understanding Latency in the GSPS ADC | 2012/12/18 | ||||
| 製品概要 | ADC12Dxx00RF Direct RF-Sampling ADC Family | 2012/05/16 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
WAVEVISION5 — WaveVision 5 Software
WaveVision 5 software is part of the WaveVision evaluation system that also includes WaveVision 5 Data Capture Board. The WaveVision 5 system is an easy-to-use data acquisition and analysis tool, designed to help users evaluate Texas Instruments' Signal Path solutions.
While WaveVision 5 software (...)
TIDA-00113 — 1 チャネルまたは 2 チャネル・モードで GSPS ADC を駆動、高帯域幅アプリケーション用
この設計は、システムの設計者がトレードオフについて理解し、広帯域アプリケーション向けにギガサンプル/秒の ADC をバラン構成で駆動するための実装を最適化するのに役立つよう提供されています。検討するトレードオフには、バラン構造、挿入損失、ダイナミック特性、構成変更、容易な実装などが含まれます。トポロジーやレイアウトはシステム性能の最適化において重要な役割を担っており、これらの設計が設計サイクルの短縮に役立つのはそのためです。
TIDA-00479 — GSPS 対応 ADC 用の最適化クロック ソースのリファレンス デザイン
ADC12D1600RFRB リファレンス デザインは、クロッキング、パワー マネージメント、信号処理を内蔵した高速デジタイザ アプリケーションを示すプラットフォームを提供します。このリファレンス デザインは、1.6GSPS の ADC12D1600RF デバイス、オンボードの FPGA Xilinx Virtex 4、高性能クロック シンセサイザである LMX2531 を使用しており、9 ビット ENOB（有効ビット数）の高速デジタイザのシステム要件を満たします。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| PBGA (NXA) | 292 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。