ADC32RF42
- 14ビット、デュアル・チャネル、1.5GSPS ADC
- ノイズ・フロア: -151.8dBFS/Hz
- 最高4GHzをサポートするRF入力
- アパーチャ・ジッタ: 90fS
- チャネル分離: fIN = 1.8GHzにおいて95dB
- スペクトラム性能(fIN = 950MHz、-2dBFS時)
- SNR: 61.1dBFS
- SFDR: 67dBc HD2、HD3
- スペクトラム性能(fIN = 1.85GHz、-2dBFS時)
- SNR: 58.9dBFS
- SFDR: 64dBc HD2、HD3
- オンチップのデジタル・ダウン・コンバータ
- 最大4つのDDC (デュアル・バンド・モード)
- DDCごとに最大3つの独立NCO
- 過電圧保護用のオンチップの入力クランプ
- プログラム可能なオンチップの電力検出器、AGCサポート用アラーム・ピン付き
- オンチップ・ディザリング
- オンチップの入力終端
- 入力フル・スケール: 1.35VPP
- マルチチップの同期をサポート
- JESD204Bインターフェイス
- サブクラス1ベースの確定的レイテンシ
- チャネルごとに4レーン、最高12.5Gbps
- 消費電力: 1.5GSPSのとき2W/Ch
- 72ピンのVQFNパッケージ(10mm×10mm)
ADC32RF42デバイスは、14ビット、1.5GSPS、デュアル・チャネルのA/Dコンバータ(ADC)で、最高4GHz、さらにそれ以上の入力周波数でのRFサンプリングをサポートします。ADC32RF42は高い信号対雑音比(SNR)を実現するよう設計されており、-151.8dBFS/Hzのノイズ・スペクトル密度と、広い入力周波数範囲にわたるダイナミック・レンジとチャネル分離を実現します。バッファ付きアナログ入力とオンチップの終端により、広い周波数帯域にわたって入力インピーダンスが均一で、サンプルとホールドのグリッチ・エネルギーが最小化されます。
各ADCチャネルは、デュアル・バンドのデジタル・ダウン・コンバータ(DDC)に接続でき、DDCごとに3つまでの独立した16ビット数値制御発振器(NCO)により、位相コヒーレントな周波数ホッピングが可能です。さらに、ADCにはフロントエンドのピークおよびRMS電力検出器とアラーム機能が装備されており、外部の自動ゲイン制御(AGC)アルゴリズムをサポートします。
ADC32RF42は、サブクラス1ベースの確定的レイテンシを持つJESD204Bシリアル・インターフェイスをサポートし、12.5Gbpsまでのデータ速度で、ADCごとに最大4レーンを使用できます。このデバイスは72ピンのVQFNパッケージ(10mm×10mm)で供給され、工業用温度範囲(-40℃～+85℃)に対応します。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | ADC32RF42 デュアル・チャネル、14ビット、1.5GSPS、アナログ/デジタル・コンバータ データシート | PDF | HTML | 英語版 | PDF | HTML | 2017/06/08 |
| アプリケーション・ノート | Configuration Files for ADC32RF45, ADC32RF83, and ADC32RF80 (Rev. B) | 2017/09/05 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
ADC32RF42EVM — ADC32RF42 デュアルチャネル 14 ビット 1.5GSPS、RF サンプリング ADC の評価基板
ADC32RF42 評価基板 (EVM) は、JESD204B インターフェイスを搭載したデュアル 1.5GSPS 14 ビット A/D コンバータ (ADC) の性能を提示します。この EVM は ADC32RF42 デバイスを搭載しており、LMK04828 が JESD204B クロックを供給するほか、TI の各種電圧レギュレータが必要な電圧を供給します。
ADC の各チャネルの入力はデフォルトで 1 個のトランス入力回路に接続されており、この回路は 50Ω のシングルエンド信号源に接続可能クロック リファレンス入力はトランス入力から供給されており、この入力は 50Ω のシングルエンド (...)
TI204C-IP — Request for JESD204 rapid design IP
JESD204 rapid design IP (迅速設計知的財産) は、良好に動作する JESD204 システムを FPGA エンジニアが開発する際に、迅速な経路をたどれる設計を採用しています。この IP は、ダウンストリーム (下流) のデジタル処理と他のアプリケーション ロジックを、性能とタイミングに関する JESD204 プロトコルの重要な制約の大半から分離できるアーキテクチャを採用しています。この IP は、ファームウェア開発に費やす期間を短縮し、FPGA の統合を平易化できるように、設計者の皆様を支援します。
JESD204 rapid design IP は、TI の高速データ (...)
SBAC148 — ADC32RFxxEVM SPI GUI Installer
FREQ-DDC-FILTER-CALC — RF-Sampling Frequency Planner, Analog Filter, and DDC Excel Calculator
この Excel カリキュレータは、システム設計者がダイレクト RF サンプリングレシーバの設計とデバッグを簡素化する方法を提供します。周波数計画、アナログ フィルタリング、デシメーション フィルタのスプリアス位置の 3 つの機能を備えています。
コンセプト フェーズでは、周波数計画ツールを使用して、ADC サンプリング レートと入力周波数の両方の位置を微調整し、ブロッキング イベント時にスプリアス フリー ダイナミック レンジ (SFDR) を最適化できます。一部の設計は、その両方に対応する柔軟性があります。L バンド レシーバやワイヤレス (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFNP (RMP) | 72 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。