ADC3669
- 16 ビット、デュアル チャネル 250/500MSPS ADC
- ノイズ スペクトル密度: -160.4dBFS/Hz
- 熱ノイズ:76.4dBFS
- シングル コア (非インターリーブ) ADC アーキテクチャ
- アパーチャ ジッタ:75fs
- バッファ付きアナログ入力
- プログラム可能な 100Ω および 200Ω 終端
- 入力フルスケール:2Vpp
- フルパワー入力帯域幅 (-3dB):1.4GHz
- スペクトル性能 (fIN = 70MHz、-1dBFS 時):
- 信号対雑音比:75.6dBFS
- SFDR HD2、3:80dBc
- SFDR の最大スプリアス:94dBFS
- INL:±2LSB (標準値)
- DNL:±0.5LSB (標準値)
- デジタル ダウンコンバータ (DDC)
- 最大 4 つの独立した DDC
- 複素数と実数のデシメーション
- デシメーション:/2、/4~/32768 のデシメーション
- 48 ビット NCO による位相コヒーレント周波数ホッピング
- DDR / シリアル LVDS インターフェイス
- DDC バイパス用の 16 ビット パラレル DDR LVDS
- デシメーション用のシリアル LVDS
- 高比率デシメーション用の 32 ビット出力オプション
- 消費電力:300mW / チャネル (500MSPS)
ADC3668 と ADC3669 (ADC366x) は、16 ビット、250MSPS および 500MSPS、デュアル チャネル A/D コンバータ (ADC) です。これらのデバイスは高い信号対雑音比 (SNR) を実現するよう設計されており、-160dBFS/Hz (500MSPS) のノイズ スペクトル密度を実現します。
ADC366x は、オプションのクワッド バンド デジタル ダウンコンバータ (DDC) を搭載しており、比率 2 の広帯域デシメーションから、比率 32768 の狭帯域デシメーションまでサポートしています。DDC では、位相コヒーレントと位相連続の周波数ホッピングをサポートする 48 ビット NCO を使用しています。
ADC366x には、フレキシブルな LVDS インターフェイスが装備されています。デシメーション バイパス モードでは、16 ビット幅のパラレル DDR LVDS インターフェイスを使用します。デシメーションを使用するときは、シリアル LVDS インターフェイスを使用して出力データが送信され、デシメーションの増加に応じて必要なレーン数が少なくなります。デシメーション比が高い場合、出力分解能を 32 ビットに増やすことができます。
電力効率の優れた ADC アーキテクチャは、500MSPS で 300mW/ch の消費電力を実現し、低サンプリング レートで電力スケーリングを実現します (250MSPS で 250mW/ch)。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | ADC3668、ADC3669 デュアル チャネル、16 ビット、250MSPS および 500MSPS A/D コンバータ (ADC) データシート (Rev. B 翻訳版) | PDF | HTML | 英語版 (Rev.B) | PDF | HTML | 2025/08/06 |
| アプリケーション・ノート | 超低レイテンシ ADC を使用した IFF トランスポンダのターンアラウ ンド時間の最適化 | PDF | HTML | PDF | HTML | 2026/07/22 | ||
| アナログ デザイン ジャーナル | 高速コンバータ内でナイキスト ホールに近 いサンプリング | PDF | HTML | 英語版 | PDF | HTML | 2025/05/23 | |
| アプリケーション・ノート | Comparing Active vs. Passive High-Speed/RF A/D Converter Front Ends | PDF | HTML | 2025/03/28 | |||
| アプリケーション・ノート | Evaluating High-Speed, RF ADC Converter Front-end Architectures | PDF | HTML | 2025/03/26 | |||
| アプリケーション・ノート | Improving MSPS ADC’s SFDR While Relaxing AAF Requirements and Using Integrated DDC Features | PDF | HTML | 2025/02/18 | |||
| アナログ デザイン ジャーナル | 高速 RF ADC の狭帯域整合に向けた新し い取り組み | PDF | HTML | 英語版 | PDF | HTML | 2025/02/11 | |
| アプリケーション・ノート | The Fine Art of Passive Matching a High-Speed A/D Converter Analog Input Frontend | PDF | HTML | 2024/12/13 | |||
| アナログ デザイン ジャーナル | 高速 ADC アナログ入力フロント エンドのパッシブ マッチング手法 | PDF | HTML | 英語版 | PDF | HTML | 2024/11/04 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
ADC3669EVM — ADC3669 評価基板
ADC3669-NOISE-ANALYSIS-CALC — Noise analysis calculation tool (SNR/SFDR) for ADC3669 with amplifier input.
ADC-DAC-TO-VREF-SELECT-DESIGN-TOOL — The ADC-TO-VREF-SELECT tool enables the pairing of TI ADCs, DACs, and series voltage references.
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFNP (RTD) | 64 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。