ホーム データ・コンバータ A/D コンバータ (ADC) 高速 ADC (10MSPS 超過)
ホーム
データ・コンバータ
A/D コンバータ (ADC)
高速 ADC (10MSPS 超過)

ADS4246

アクティブ

デュアル・チャネル、14 ビット、160MSPS AD コンバータ（ADC）

ご注文はこちら
データシート

ADS4246

アクティブ
データシート ご注文はこちら

製品詳細

Sample rate (Max) (MSPS) 160 Resolution (Bits) 14 Number of input channels 2 Interface type DDR LVDS, Parallel CMOS Analog input BW (MHz) 600 Features Low Power Rating Catalog Input range (Vp-p) 2 Power consumption (Typ) (mW) 332 Architecture Pipeline SNR (dB) 73.6 ENOB (Bits) 11.5 SFDR (dB) 91 Operating temperature range (C) -40 to 85 Input buffer No
Sample rate (Max) (MSPS) 160 Resolution (Bits) 14 Number of input channels 2 Interface type DDR LVDS, Parallel CMOS Analog input BW (MHz) 600 Features Low Power Rating Catalog Input range (Vp-p) 2 Power consumption (Typ) (mW) 332 Architecture Pipeline SNR (dB) 73.6 ENOB (Bits) 11.5 SFDR (dB) 91 Operating temperature range (C) -40 to 85 Input buffer No
VQFN (RGC) 64 81 mm² 9 x 9
  • Ultralow Power With Single 1.8-V Supply, CMOS
    Output:
    • 183 mW Total Power at 65 MSPS
    • 277 mW Total Power at 125 MSPS
    • 332 mW Total Power at 160 MSPS
  • High Dynamic Performance:
    • 88-dBc SFDR at 170 MHz
    • 71.4-dBFS SNR at 170 MHz
  • Crosstalk: > 90 dB at 185 MHz
  • Programmable Gain up to 6 dB for SNR/SFDR
    Trade-off
  • DC Offset Correction
  • Output Interface Options:
    • 1.8-V parallel CMOS Interface
    • Double Data Rate (DDR) LVDS With
      Programmable swing:
      • Standard Swing: 350 mV
      • Low Swing: 200 mV
  • Supports Low Input Clock Amplitude Down to
    200 mVPP
  • Package: VQFN-64 (9.00 mm × 9.00 mm)
  • Ultralow Power With Single 1.8-V Supply, CMOS
    Output:
    • 183 mW Total Power at 65 MSPS
    • 277 mW Total Power at 125 MSPS
    • 332 mW Total Power at 160 MSPS
  • High Dynamic Performance:
    • 88-dBc SFDR at 170 MHz
    • 71.4-dBFS SNR at 170 MHz
  • Crosstalk: > 90 dB at 185 MHz
  • Programmable Gain up to 6 dB for SNR/SFDR
    Trade-off
  • DC Offset Correction
  • Output Interface Options:
    • 1.8-V parallel CMOS Interface
    • Double Data Rate (DDR) LVDS With
      Programmable swing:
      • Standard Swing: 350 mV
      • Low Swing: 200 mV
  • Supports Low Input Clock Amplitude Down to
    200 mVPP
  • Package: VQFN-64 (9.00 mm × 9.00 mm)

The ADS424x and ADS422x family of devices are low-speed variants of the ADS42xx ultralow-power family of dual-channel, 14-bit/12-bit analog-to-digital converters (ADCs). Innovative design techniques are used to achieve high-dynamic performance, while consuming extremely low power with 1.8-V supply. This topology makes the ADS424x/422x well-suited for multi-carrier, wide-bandwidth communications applications.

The ADS424x/422x have gain options that can be used to improve SFDR performance at lower full-scale input ranges. These devices include a dc offset correction loop that can be used to cancel the ADC offset. Both DDR (double data rate) LVDS and parallel CMOS digital output interfaces are available in a compact VQFN-64 package.

The devices include internal references while the traditional reference pins and associated decoupling capacitors have been eliminated. All devices are specified over the industrial temperature range (–40°C to 85°C).

The ADS424x and ADS422x family of devices are low-speed variants of the ADS42xx ultralow-power family of dual-channel, 14-bit/12-bit analog-to-digital converters (ADCs). Innovative design techniques are used to achieve high-dynamic performance, while consuming extremely low power with 1.8-V supply. This topology makes the ADS424x/422x well-suited for multi-carrier, wide-bandwidth communications applications.

The ADS424x/422x have gain options that can be used to improve SFDR performance at lower full-scale input ranges. These devices include a dc offset correction loop that can be used to cancel the ADC offset. Both DDR (double data rate) LVDS and parallel CMOS digital output interfaces are available in a compact VQFN-64 package.

The devices include internal references while the traditional reference pins and associated decoupling capacitors have been eliminated. All devices are specified over the industrial temperature range (–40°C to 85°C).
open-in-new その他の 高速 ADC (10MSPS 超過) を検索
ダウンロード

技術資料

star = TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
18 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート ADS42xx Dual-Channel, 14-/12-Bit, 160/125/65 MSPS Ultralow-Power ADC データシート (Rev. D) PDF | HTML 2015年 10月 27日
アプリケーション・ノート Design Considerations for Avoiding Timing Errors during High-Speed ADC, LVDS Dat (Rev. A) 2015年 5月 22日
アプリケーション・ノート Why Use Oversampling when Undersampling Can Do the Job? (Rev. A) 2013年 7月 19日
EVM ユーザー ガイド (英語) ADS42xx EVM User’s Guide (Rev. A) 2013年 6月 21日
ユーザー・ガイド Interfacing Altera FPGA with ADS4249 and DAC3482 2012年 7月 10日
アプリケーション・ノート High Speed Analog to Digital Converter Basics 2012年 1月 11日
その他の技術資料 TI and Altera Ease Design Process with Compatible Evaluation Tools 2011年 4月 25日
その他の技術資料 TI and Xilinx Ease Design Process with Compatible Evaluation Tools 2011年 4月 25日
アプリケーション・ノート Driving High-Speed ADCs: Circuit Topologies and System-Level Parameters （英語） (Rev. A) 2010年 9月 10日
アプリケーション・ノート 高速データ変換 英語版をダウンロード 2009年 12月 11日
アプリケーション・ノート データ収集と A/D 変換の原理 最新の英語版をダウンロード (Rev.A) PDF | HTML 2009年 8月 5日
アプリケーション・ノート Smart Selection of ADC/DAC enables better design of Software Defined Radio (SDR) 2009年 4月 28日
アプリケーション・ノート データ・コンバータのドリフトに関する設計者の必須知識: 最悪劣化度の構成要素を理解して仕様の条件を減らす 2009年 4月 22日
アプリケーション・ノート CDCE62005 Application Report 2008年 9月 4日
アプリケーション・ノート CDCE72010 as clocking solution for High Speed Analog-to-Digital Converters 2008年 6月 8日
アプリケーション・ノート Phase Noise Performance and Jitter Cleaning Ability of CDCE72010 2008年 6月 2日
アプリケーション・ノート アナログ・デジタルの仕様とパフォーマンス特性の用語集 (Rev. A 翻訳版) 最新の英語版をダウンロード (Rev.B) 2008年 1月 18日
アプリケーション・ノート QFN Layout Guidelines 2006年 7月 28日

設計および開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

評価ボード

TSW3085EVM — TSW3085EVM

The TSW3085 Evalutaion Module is a circuit board that allows system designers to evaluate the combined performance of Texas Instruments' transmit signal chain with the LMK04806B (formally National Semiconductor) low noise clock generator/jitter cleaner. For ease of use as a complete RF transmit (...)

document-pdfAcrobat ユーザー・ガイド
TI.com で取り扱いなし
評価基板 (EVM) 向けの GUI

ADS42xxx SPI GUI (Rev. B)

SBAC113B.ZIP (129504 KB)
ダウンロード
サポート・ソフトウェア

DATACONVERTERPRO-SW — 高速データ・コンバータ・プロ・ソフトウェア

この「高速データ・コンバータ Pro GUI」は、PC (Windows® XP/7/10 対応) 向けプログラムであり、TI の大半の高速データ・コンバータとアナログ・フロント・エンド (AFE) の各プラットフォームの評価を支援する設計を採用しています。DATACONVERTERPRO-SW は、データ・キャプチャとパターン・ジェネレータのカードである TSW14xxx (...)
document-pdfAcrobat ユーザー・ガイド
オプションの表示
サポート・ソフトウェア

TIGAR Support Files

SBAC120.ZIP (262219 KB)
ダウンロード
シミュレーション・モデル

ADS422x, ADS424x IBIS Model (Rev. B) ADS422x, ADS424x IBIS Model (Rev. B)

ダウンロード
シミュレーション・ツール

PSPICE-FOR-TI TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
リクエスト
設計ツール

TIGAR (Texas Instruments Graphical Evaluation of ADC Response Tool) (Rev. B) TIGAR (Texas Instruments Graphical Evaluation of ADC Response Tool) (Rev. B)

ダウンロード
回路図

ADS42XX_58C28EVM DesignPkg (Rev. B) ADS42XX_58C28EVM DesignPkg (Rev. B)

ダウンロード
パッケージ ピン数 ダウンロード
VQFN (RGC) 64 オプションの表示

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

英語で投稿されたすべてのフォーラムトピックを表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ