ADS42JB46
- Dual-Channel ADCs
- 14-Bit Resolution
- Maximum Clock Rate: 160 MSPS
- JESD204B Serial Interface
- Subclass 0, 1, 2 Compliant
- Up to 3.125 Gbps
- Two- and Four-Lane Support
- Analog Input Buffer with High-Impedance
Input - Flexible Input Clock Buffer:
Divide-by-1, -2, and -4 - Differential Full-Scale Input: 2 VPP and 2.5 VPP
(Register Programmable) - Package: 9-mm × 9-mm QFN-64
- Power Dissipation: 679 mW/Ch
- Aperture Jitter: 85 fS rms
- Internal Dither
- Channel Isolation: 100 dB
- Performance:
- fIN = 170 MHz at 2 VPP, –1 dBFS
- SNR: 72.9 dBFS
- SFDR: 90 dBc for HD2, HD3
- SFDR: 100 dBc for Non HD2, HD3
- fIN = 170 MHz at 2.5 VPP, –1 dBFS
- SNR: 74.2 dBFS
- SFDR: 84 dBc for HD2, HD3 and
95 dBc for Non HD2, HD3
- fIN = 170 MHz at 2 VPP, –1 dBFS
The ADS42JB46 is a high-linearity, dual-channel, 14-bit, 160-MSPS, analog-to-digital converter (ADC). This device supports the JESD204B serial interface with data rates up to 3.125 Gbps. The buffered analog input provides uniform input impedance across a wide frequency range while minimizing sample-and-hold glitch energy, thus making driving analog inputs up to very high input frequencies easy. A sampling clock divider allows more flexibility for system clock architecture design. The device employs internal dither algorithms to provide excellent spurious-free dynamic range (SFDR) over a large input frequency range.
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | ADS42JB46 Dual-Channel, 14-Bit, 160-MSPS Analog-to-Digital Converter データシート (Rev. B) | PDF | HTML | 2015/09/02 | ||
| アプリケーション・ノート | Correcting the Low-Frequency Response of the ADS42LBxx, ADS42JBxx for Time-Domai | 2016/05/02 | ||||
| ユーザー・ガイド | TSW14J56 JESD204B High-Speed Data Capture/ Pattern Generator Card User's Guide (Rev. C) | PDF | HTML | 2016/01/11 | |||
| ホワイト・ペーパー | Ready to make the jump to JESD204B? White Paper (Rev. B) | 2015/03/19 | ||||
| ユーザー・ガイド | Interoperability of TI ADS42JB69 Family of JESD204B ADCs with Altera FPGAs | 2013/10/04 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
ADS42JB46EVM — ADS42JB46EVM 評価モジュール
The ADS42JB46EVM is an evaluation module (EVM) that allows for the evaluation of the ADS42JB46 and LMK04828 clock jitter cleaner. ADS42JB46 is a low-power, 14-bit, 160-MSPS analog-to-digital converter (ADC) with a buffered analog input and outputs featuring a JESD204B interface. The EVM has (...)
TI204C-IP — Request for JESD204 rapid design IP
JESD204 rapid design IP (迅速設計知的財産) は、良好に動作する JESD204 システムを FPGA エンジニアが開発する際に、迅速な経路をたどれる設計を採用しています。この IP は、ダウンストリーム (下流) のデジタル処理と他のアプリケーション ロジックを、性能とタイミングに関する JESD204 プロトコルの重要な制約の大半から分離できるアーキテクチャを採用しています。この IP は、ファームウェア開発に費やす期間を短縮し、FPGA の統合を平易化できるように、設計者の皆様を支援します。
JESD204 rapid design IP は、TI の高速データ (...)
DATACONVERTERPRO-SW — 高速データ コンバータ向け Pro GUI インストーラー、v5.31
この高速データ コンバータ Pro GUIは、PC (Windows® XP/7/10 対応) 向けプログラムであり、TI の大半の高速データ コンバータである A/D コンバータ (ADC) や D/A コンバータ (DAC) と、アナログ フロント エンド (AFE) の各プラットフォームの評価を支援するために設計されました。DATACONVERTERPRO-SW は、データ キャプチャとパターン ジェネレータのカードである TSW14xxx シリーズ全体をサポートする設計を採用しており、時間ドメインと周波数ドメインの両方でデータ (...)
SLAC544 — ADS42JBxx GUI v1p1 installer
ANALOG-ENGINEER-CALC — PC software analog engineer's calculator
アナログ エンジニア向けカリキュレータは、アナログ回路設計エンジニアが日常的に使用する反復的な計算の多くを迅速化します。この PC ベース ツールはグラフィカル インターフェイスにより、帰還抵抗を使用したオペアンプのゲイン設定から、A/D コンバータ (ADC) のドライブ バッファ回路の安定化に最適な部品の選択に至るまで、一般的に行われている各種計算のリストを表示します。
スタンドアロン ツールとして使用できるほか、『アナログ回路設計式一覧ポケット ガイド』で説明されているコンセプトと組み合わせることもできます。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFN (RGC) | 64 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。