ADS5240
- Maximum Sample Rate: 40MSPS
- 12-Bit Resolution
- No Missing Codes
- Total Power Dissipation:
Internal Reference: 584mW
External Reference: 518mW - CMOS Technology
- Simultaneous Sample-and-Hold
- 70.5dBFS SNR at 10MHz IF
- 3.3V Digital/Analog Supply
- Serialized LVDS Outputs
- Integrated Frame and Bit Patterns
- Option to Double LVDS Clock Output Currents
- Four Current Modes for LVDS
- Pin- and Format-Compatible Family
- HTQFP-64 PowerPAD Package
- APPLICATIONS
- Portable Ultrasound Systems
- Tape Drives
- Test Equipment
- Optical Networking
- Communications
PowerPAD Is a trademark of Texas Instruments
All other trademarks are the property of their respective owners
The ADS5240 is a high-performance, 40MSPS, 4-channel analog-to-digital converter (ADC). Internal references are provided, simplifying system design requirements. Low power consumption allows for the highest of system integration densities. Serial LVDS (low-voltage differential signaling) outputs reduce the number of interface lines and package size.
An integrated phase lock loop (PLL) multiplies the incoming ADC sampling clock by a factor of 12. This high-frequency LVDS clock is used in the data serialization and transmission process. The word output of each internal ADC is serialized and transmitted either MSB or LSB first. In addition to the four data outputs, a bit clock and a word clock are also transmitted. The bit clock is at 6x the speed of the sampling clock, whereas the word clock is at the same speed of the sampling clock.
The ADS5240 provides internal references, or can optionally be driven with external references. Best performance can be achieved through the internal reference mode.
The device is available in an HTQFP-64 PowerPAD package and is specified over a -40°C to +85°C operating range.
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | 4-Channel, 12-Bit, 40MSPS ADC with Serial LVDS Interface データシート (Rev. E) | 2009/01/06 | |||
| アプリケーション・ノート | Design Considerations for Avoiding Timing Errors during High-Speed ADC, LVDS Dat (Rev. A) | 2015/05/22 | ||||
| アプリケーション・ノート | Why Use Oversampling when Undersampling Can Do the Job? (Rev. A) | 2013/07/19 | ||||
| アプリケーション・ノート | Driving High-Speed ADCs: Circuit Topologies and System-Level Parameters （英語） (Rev. A) | 2010/09/10 | ||||
| アプリケーション・ノート | Smart Selection of ADC/DAC Enables Better Design of Software-Defined Radio | 2009/04/28 | ||||
| アプリケーション・ノート | CDCE62005 as Clock Solution for High-Speed ADCs | 2008/09/04 | ||||
| アプリケーション・ノート | CDCE72010 as a Clocking Solution for High-Speed Analog-to-Digital Converters | 2008/06/08 | ||||
| アプリケーション・ノート | Phase Noise Performance and Jitter Cleaning Ability of CDCE72010 | 2008/06/02 | ||||
| アプリケーション・ノート | Interfacing High-Speed LVDS Outputs of the ADS527x/ADS524x | 2005/02/23 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
ADC-HARMONIC-CALC — ADC Frequency Calculator Download
The ADC Harmonic Calculation tool is an excel based calculator for determining the location in frequency space of high order harmonics following Nyquist aliasing in an analog to digital converter.
Given an ADC sample rate and the span of a signal of interest the calcultor will determine if the 2nd (...)
ANALOG-ENGINEER-CALC — PC software analog engineer's calculator
アナログ エンジニア向けカリキュレータは、アナログ回路設計エンジニアが日常的に使用する反復的な計算の多くを迅速化します。この PC ベース ツールはグラフィカル インターフェイスにより、帰還抵抗を使用したオペアンプのゲイン設定から、A/D コンバータ (ADC) のドライブ バッファ回路の安定化に最適な部品の選択に至るまで、一般的に行われている各種計算のリストを表示します。
スタンドアロン ツールとして使用できるほか、『アナログ回路設計式一覧ポケット ガイド』で説明されているコンセプトと組み合わせることもできます。
JITTER-SNR-CALC — Jitter and SNR calculator
JITTER-SNR-CALC の使用により、入力周波数とクロック・ジッタに基づく ADC の理論上の信号対ノイズ比（SNR）性能の計算が可能になります。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| HTQFP (PAP) | 64 | Ultra Librarian |