ホーム データ・コンバータ A/D コンバータ (ADC) 高速 ADC（≧10 MSPS）
ホーム
データ・コンバータ
A/D コンバータ (ADC)
高速 ADC（≧10 MSPS）

ADS5287

アクティブ

8 チャネル、10 ビット、40MSPS AD コンバータ（ADC）

ご注文はこちら
データシート
エラッタ（正誤表）

ADS5287

アクティブ
データシート ご注文はこちら

製品詳細

Sample rate (max) (Msps) 65 Resolution (Bps) 10 Number of input channels 8 Interface type Serial LVDS Analog input BW (MHz) 520 Features Low Power Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 616 Architecture Pipeline SNR (dB) 61.7 ENOB (Bps) 9.94 SFDR (dB) 85 Operating temperature range (°C) -40 to 85 Input buffer No
Sample rate (max) (Msps) 65 Resolution (Bps) 10 Number of input channels 8 Interface type Serial LVDS Analog input BW (MHz) 520 Features Low Power Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 616 Architecture Pipeline SNR (dB) 61.7 ENOB (Bps) 9.94 SFDR (dB) 85 Operating temperature range (°C) -40 to 85 Input buffer No
VQFN (RGC) 64 81 mm² 9 x 9
  • Speed and Resolution Grades:
    • 10-bit, 65MSPS
  • Power Dissipation:
    • 46mW/Channel at 30MSPS
    • 53mW/Channel at 40MSPS
    • 62mW/Channel at 50MSPS
    • 74mW/Channel at 65MSPS
  • 61.7dBFS SNR at 10MHz IF
  • Analog Input Full-Scale Range: 2VPP
  • Low-Frequency Noise Suppression Mode
  • 6dB Overload Recovery in One Clock
  • External and Internal (Trimmed) Reference
  • 3.3V Analog Supply, 1.8V Digital Supply
  • Single-Ended or Differential Clock:
    • Clock Duty Cycle Correction Circuit (DCC)
  • Programmable Digital Gain: 0dB to 12dB
  • Serialized DDR LVDS Output
  • Programmable LVDS Current Drive, Internal Termination
  • Test Patterns for Enabling Output Capture
  • Straight Offset Binary or Two’s Complement Output
  • Package Options:
    • 9mm × 9mm QFN-64
  • Speed and Resolution Grades:
    • 10-bit, 65MSPS
  • Power Dissipation:
    • 46mW/Channel at 30MSPS
    • 53mW/Channel at 40MSPS
    • 62mW/Channel at 50MSPS
    • 74mW/Channel at 65MSPS
  • 61.7dBFS SNR at 10MHz IF
  • Analog Input Full-Scale Range: 2VPP
  • Low-Frequency Noise Suppression Mode
  • 6dB Overload Recovery in One Clock
  • External and Internal (Trimmed) Reference
  • 3.3V Analog Supply, 1.8V Digital Supply
  • Single-Ended or Differential Clock:
    • Clock Duty Cycle Correction Circuit (DCC)
  • Programmable Digital Gain: 0dB to 12dB
  • Serialized DDR LVDS Output
  • Programmable LVDS Current Drive, Internal Termination
  • Test Patterns for Enabling Output Capture
  • Straight Offset Binary or Two’s Complement Output
  • Package Options:
    • 9mm × 9mm QFN-64

The ADS5287 is a high-performance, low-power, octal channel analog-to-digital converter (ADC). Available in a 9mm × 9mm QFN package, with serialized low-voltage differential signaling (LVDS) outputs and a wide variety of programmable features, the ADS5287 is highly customizable for a wide range of applications and offers an unprecedented level of system integration. An application note, XAPP774 (available at www.xilinx.com), describes how to interface the serial LVDS outputs of TI’s ADCs to Xilinx field-programmable gate arrays (FPGAs). The ADS5287 is specified over the industrial temperature range of –40°C to +85°C.

The ADS5287 is a high-performance, low-power, octal channel analog-to-digital converter (ADC). Available in a 9mm × 9mm QFN package, with serialized low-voltage differential signaling (LVDS) outputs and a wide variety of programmable features, the ADS5287 is highly customizable for a wide range of applications and offers an unprecedented level of system integration. An application note, XAPP774 (available at www.xilinx.com), describes how to interface the serial LVDS outputs of TI’s ADCs to Xilinx field-programmable gate arrays (FPGAs). The ADS5287 is specified over the industrial temperature range of –40°C to +85°C.
open-in-new その他の 高速 ADC（≧10 MSPS） を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
16 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート 10-Bit, Octal-Channel ADC Up to 65MSPS. データシート (Rev. D) 2012年 6月 1日
* エラッタ Errata to ADS528x, Datasheet Literature Number SBAS397 (Rev. B) 2007年 10月 19日
アプリケーション・ノート Design Considerations for Avoiding Timing Errors during High-Speed ADC, LVDS Dat (Rev. A) 2015年 5月 22日
アプリケーション・ノート Why Use Oversampling when Undersampling Can Do the Job? (Rev. A) 2013年 7月 19日
アプリケーション・ノート Understanding Serial LVDS Capture in High Speed ADCs 2013年 7月 10日
アプリケーション・ノート Driving High-Speed ADCs: Circuit Topologies and System-Level Parameters （英語） (Rev. A) 2010年 9月 10日
アプリケーション・ノート 高速データ変換 英語版をダウンロード 2009年 12月 11日
アプリケーション・ノート データ収集と A/D 変換の原理 最新の英語版をダウンロード (Rev.A) PDF | HTML 2009年 8月 5日
アプリケーション・ノート Smart Selection of ADC/DAC enables better design of Software Defined Radio (SDR) 2009年 4月 28日
アプリケーション・ノート データ・コンバータのドリフトに関する設計者の必須知識: 最悪劣化度の構成要素を理解して仕様の条件を減らす 2009年 4月 22日
アプリケーション・ノート CDCE62005 Application Report 2008年 9月 4日
アプリケーション・ノート CDCE72010 as clocking solution for High Speed Analog-to-Digital Converters 2008年 6月 8日
アプリケーション・ノート Phase Noise Performance and Jitter Cleaning Ability of CDCE72010 2008年 6月 2日
ユーザー・ガイド ADS528x User's Guide 2008年 1月 18日
アプリケーション・ノート アナログ・デジタルの仕様とパフォーマンス特性の用語集 (Rev. A 翻訳版) 最新の英語版をダウンロード (Rev.B) 2008年 1月 18日
アプリケーション・ノート QFN Layout Guidelines 2006年 7月 28日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページを表示してください。

ソフトウェア・プログラミング・ツール

HSADC-SPI-UTILITY — 高速 ADC SPI プログラミング・ツール

ダウンロード
サポート・ソフトウェア

DATACONVERTERPRO-SW — 高速データ・コンバータ・プロ・ソフトウェア

この「高速データ・コンバータ Pro GUI」は、PC (Windows® XP/7/10 対応) 向けプログラムであり、TI の大半の高速データ・コンバータとアナログ・フロント・エンド (AFE) の各プラットフォームの評価を支援する設計を採用しています。DATACONVERTERPRO-SW は、データ・キャプチャとパターン・ジェネレータのカードである TSW14xxx (...)
ユーザー・ガイド: PDF | HTML
オプションの表示
シミュレーション・モデル

ADS5281/82/87 IBIS Model

SBOC249.ZIP (360 KB) - IBIS Model
ダウンロード
計算ツール

ADC-HARMONIC-CALC — A/D コンバータ（ADC）高調波カリキュレータ

    The ADC Harmonic Calculation tool is an excel based calculator for determining the location in frequency space of high order harmonics following Nyquist aliasing in an analog to digital converter.

    Given an ADC sample rate and the span of a signal of interest the calcultor will determine if the 2nd (...)

ダウンロード
計算ツール

JITTER-SNR-CALC — ジッタおよび SNR カリキュレータ、ADC 用

JITTER-SNR-CALC の使用により、入力周波数とクロック・ジッタに基づく ADC の理論上の信号対ノイズ比（SNR）性能の計算が可能になります。
ダウンロード
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
リクエスト
パッケージ ピン数 ダウンロード
VQFN (RGC) 64 オプションの表示

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 材料 (内容)
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス・デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

英語で投稿されたすべてのフォーラムトピックを表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ