ホーム データ コンバータ A/D コンバータ (ADC) 高速 ADC (10MSPS 超過)
ホーム
データ コンバータ
A/D コンバータ (ADC)
高速 ADC (10MSPS 超過)

ADS58C28

アクティブ

デュアルチャネル、11 ビット、200-MSPS、A/D コンバータ (ADC)

ご注文はこちら
データシート

ADS58C28

アクティブ
データシート ご注文はこちら

製品詳細

Sample rate (max) (Msps) 200 Resolution (Bits) 11 Number of input channels 2 Interface type Parallel CMOS, Parallel LVDS Analog input BW (MHz) 600 Features High Performance Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 505 Architecture Pipeline SNR (dB) 66.8 ENOB (Bits) 10.7 SFDR (dB) 84 Operating temperature range (°C) -40 to 85 Input buffer No
Sample rate (max) (Msps) 200 Resolution (Bits) 11 Number of input channels 2 Interface type Parallel CMOS, Parallel LVDS Analog input BW (MHz) 600 Features High Performance Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 505 Architecture Pipeline SNR (dB) 66.8 ENOB (Bits) 10.7 SFDR (dB) 84 Operating temperature range (°C) -40 to 85 Input buffer No
VQFN (RGC) 64 81 mm² (9 mm × 9 mm)
  • Maximum Sample Rate: 200MSPS
  • High Dynamic Performance:
    • 83dBc SFDR at 140MHz
    • 72.5dBFS SNR with 60MHz BW Using SNRBoost3G Technology
  • SNRBoost3G Highlights:
    • Supports Wide Bandwidth (up to 60MHz)
    • Programmable Bandwidths:
      20MHz, 30MHz, and 40MHz
    • Flat Noise Floor within the Band
    • Independent SNRBoost3G Coefficients for Both Channels
  • Output Interface:
    • Double Data Rate (DDR) LVDS with Programmable Swing and Strength:
      • Standard Swing: 350mV
      • Low Swing: 200mV
      • Default Strength: 100Ω termination
      • 2× Strength: 50Ω termination
    • Compatible with GC6016
    • 1.8V Parallel CMOS Interface Also Supported
  • Ultralow Power with Single 1.8V Supply:
    • 470mW Total Power
    • 710mW Total Power (200MSPS) with SNRBoost3G on Both Channels
  • Programmable Gain up to 6dB for
    SNR/SFDR Trade-off
  • DC Offset Correction
  • Supports Low Input Clock Amplitude
  • Package: QFN-64 (9mm × 9mm)

PowerPAD is a trademark of Texas Instruments Incorporated.
All other trademarks are the property of their respective owners
  • Maximum Sample Rate: 200MSPS
  • High Dynamic Performance:
    • 83dBc SFDR at 140MHz
    • 72.5dBFS SNR with 60MHz BW Using SNRBoost3G Technology
  • SNRBoost3G Highlights:
    • Supports Wide Bandwidth (up to 60MHz)
    • Programmable Bandwidths:
      20MHz, 30MHz, and 40MHz
    • Flat Noise Floor within the Band
    • Independent SNRBoost3G Coefficients for Both Channels
  • Output Interface:
    • Double Data Rate (DDR) LVDS with Programmable Swing and Strength:
      • Standard Swing: 350mV
      • Low Swing: 200mV
      • Default Strength: 100Ω termination
      • 2× Strength: 50Ω termination
    • Compatible with GC6016
    • 1.8V Parallel CMOS Interface Also Supported
  • Ultralow Power with Single 1.8V Supply:
    • 470mW Total Power
    • 710mW Total Power (200MSPS) with SNRBoost3G on Both Channels
  • Programmable Gain up to 6dB for
    SNR/SFDR Trade-off
  • DC Offset Correction
  • Supports Low Input Clock Amplitude
  • Package: QFN-64 (9mm × 9mm)

PowerPAD is a trademark of Texas Instruments Incorporated.
All other trademarks are the property of their respective owners

The ADS58C28 is a dual-channel, 11-bit analog-to-digital converter (ADC) with sampling rates up to 200MSPS. The device uses innovative design techniques to achieve high dynamic performance, while consuming extremely low power at 1.8V supply. This architecture makes it well-suited for multi-carrier, wide bandwidth communications applications.

The ADS58C28 uses third-generation SNRBoost3G technology to overcome SNR limitation as a result of quantization noise (for bandwidths less than Nyquist, fS/2). Enhancements in the SNRBoost3G technology allow support for SNR improvements over wide bandwidths (up to 60MHz). In addition, separate SNRBoost3G coefficients can also be programmed for each channel.

The device has a digital gain function that can be used to improve SFDR performance at lower full-scale input ranges. It includes a dc offset correction loop that can be used to cancel the ADC offset. The digital outputs of all channels are output as double data rate (DDR) low-voltage differential signaling (LVDS) together with an LVDS clock output. The low data rate of this interface (400MBPS at 200MSPS sample rate) makes it possible to use low-cost field-programmable gate array (FPGA)-based receivers. The strength of the LVDS output buffers can be increased to support 50Ω differential termination. This increase allows the output clock signal to be connected to two separate receiver chips with an effective 50Ω termination (such as the two clock ports of the GC5330). The same digital output pins can also be configured as a parallel 1.8V CMOS interface.

The device includes internal references while the traditional reference pins and associated decoupling capacitors have been eliminated. The ADS58C28 is specified over the industrial temperature range (–40°C to +85°C).

The ADS58C28 is a dual-channel, 11-bit analog-to-digital converter (ADC) with sampling rates up to 200MSPS. The device uses innovative design techniques to achieve high dynamic performance, while consuming extremely low power at 1.8V supply. This architecture makes it well-suited for multi-carrier, wide bandwidth communications applications.

The ADS58C28 uses third-generation SNRBoost3G technology to overcome SNR limitation as a result of quantization noise (for bandwidths less than Nyquist, fS/2). Enhancements in the SNRBoost3G technology allow support for SNR improvements over wide bandwidths (up to 60MHz). In addition, separate SNRBoost3G coefficients can also be programmed for each channel.

The device has a digital gain function that can be used to improve SFDR performance at lower full-scale input ranges. It includes a dc offset correction loop that can be used to cancel the ADC offset. The digital outputs of all channels are output as double data rate (DDR) low-voltage differential signaling (LVDS) together with an LVDS clock output. The low data rate of this interface (400MBPS at 200MSPS sample rate) makes it possible to use low-cost field-programmable gate array (FPGA)-based receivers. The strength of the LVDS output buffers can be increased to support 50Ω differential termination. This increase allows the output clock signal to be connected to two separate receiver chips with an effective 50Ω termination (such as the two clock ports of the GC5330). The same digital output pins can also be configured as a parallel 1.8V CMOS interface.

The device includes internal references while the traditional reference pins and associated decoupling capacitors have been eliminated. The ADS58C28 is specified over the industrial temperature range (–40°C to +85°C).
filter その他の 高速 ADC (10MSPS 超過) を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
12 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート Dual Channel IF Receiver with SNRBoost3G データシート (Rev. B) 2010/10/29
アプリケーション・ノート Band-Pass Filter Design Techniques for High-Speed ADCs 2012/02/27
アプリケーション・ノート High-Speed, Analog-to-Digital Converter Basics 2012/01/11
アプリケーション・ノート Power Supply Design for the ADS41xx (Rev. A) 2011/12/29
アプリケーション・ノート Understanding Low-Amplitude Behavior of 11-bit ADCs 2011/10/22
アプリケーション・ノート Driving High-Speed ADCs: Circuit Topologies and System-Level Parameters （英語） (Rev. A) 2010/09/10
アプリケーション・ノート Using Windowing With SNRBoost 3G Technology 2010/08/30
アプリケーション・ノート Smart Selection of ADC/DAC Enables Better Design of Software-Defined Radio 2009/04/28
アプリケーション・ノート CDCE62005 as Clock Solution for High-Speed ADCs 2008/09/04
アプリケーション・ノート CDCE72010 as a Clocking Solution for High-Speed Analog-to-Digital Converters 2008/06/08
アプリケーション・ノート Phase Noise Performance and Jitter Cleaning Ability of CDCE72010 2008/06/02
アプリケーション・ノート QFN Layout Guidelines 2006/07/28

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

ADS58C28EVM — ADS58C28 デュアル チャネル、11 ビット、200MSPS、A/D コンバータの評価基板

ADS58C28EVM は、テキサス インスツルメンツの ADS58C28 デバイスの性能を評価するための回路基板です。このデバイスは、TI の SNRBoost テクノロジーを採用した、デュアル チャネル、11 ビット、200MSPS の A/D コンバータです。この ADC 評価基板は、TI の TSW1200 データ キャプチャ カードと互換性のある、DDR LVDS データ出力を搭載しており、迅速な評価に役立ちます。この評価基板 (EVM) を採用すると、クロック、入力、電源電圧に関するさまざまな条件を使用して ADS58C28 をテストするためのフレキシブルな環境を実現できます。

(...)

ユーザー ガイド: PDF
サポート対象の製品とハードウェア
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
評価基板 (EVM) 向けの GUI

ADS58C28SPIGUI-SW — ADS42xxx SPI GUI

ADS58C28SPIGUI-SW is the installation package for ADS58C28_ADS42xx_GUI which is used to access or write internal registers of ADS58C28 through an on-board USB port.
サポート対象の製品とハードウェア
評価基板 (EVM) 向けの GUI

DATACONVERTERPRO-SW — 高速データ コンバータ向け Pro GUI インストーラー、v5.31

この高速データ コンバータ Pro GUIは、PC (Windows® XP/7/10 対応) 向けプログラムであり、TI の大半の高速データ コンバータである A/D コンバータ (ADC) や D/A コンバータ (DAC) と、アナログ フロント エンド (AFE) の各プラットフォームの評価を支援するために設計されました。DATACONVERTERPRO-SW は、データ キャプチャとパターン ジェネレータのカードである TSW14xxx シリーズ全体をサポートする設計を採用しており、時間ドメインと周波数ドメインの両方でデータ (...)

サポート対象の製品とハードウェア
サポート・ソフトウェア

SBAC120 — TIGAR Support Files

サポート対象の製品とハードウェア
計算ツール

ANALOG-ENGINEER-CALC — PC software analog engineer's calculator

アナログ エンジニア向けカリキュレータは、アナログ回路設計エンジニアが日常的に使用する反復的な計算の多くを迅速化します。この PC ベース ツールはグラフィカル インターフェイスにより、帰還抵抗を使用したオペアンプのゲイン設定から、A/D コンバータ (ADC) のドライブ バッファ回路の安定化に最適な部品の選択に至るまで、一般的に行われている各種計算のリストを表示します。

スタンドアロン ツールとして使用できるほか、『アナログ回路設計式一覧ポケット ガイド』で説明されているコンセプトと組み合わせることもできます。

サポート対象の製品とハードウェア
計算ツール

JITTER-SNR-CALC — Jitter and SNR calculator

JITTER-SNR-CALC の使用により、入力周波数とクロック・ジッタに基づく ADC の理論上の信号対ノイズ比（SNR）性能の計算が可能になります。

サポート対象の製品とハードウェア
設計ツール

SBAC119 — TIGAR (Texas Instruments Graphical Evaluation of ADC Response Tool)

サポート対象の製品とハードウェア
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
VQFN (RGC) 64 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ