ADS58J64
- クワッド・チャネル
- 14 ビット分解能
- 最大サンプリング・レート1GSPS
- 最大出力サンプリング・レート500MSPS
- 高インピーダンス入力のアナログ入力バッファ
- 入力 3dB 帯域幅：1GHz
- 出力オプション
- Rx：2 および 4 倍のデシメーション・オプションと ローパス・フィルタ
- 200Mhz の複合帯域幅、または 100Mhz の実帯域幅をサポート
- DPD FB：14 ビットのバースト・モード出力による 2x デシメーション
- 1.1VPP の差動フルスケール入力
- JESD204B インターフェイス
- サブクラス 1 のサポート
- ADC ごとに 1 レーンで、最高 10Gbps
- チャネル・ペアごとに専用の SYNC ピン
- マルチチップの同期をサポート
- 72 ピンの VQFN パッケージ (10mm × 10mm)
- 消費電力：625mW/Ch
- スペクトル性能 (バースト・モード、高分解能)
- -1dBFS において、fIN = 190MHz：
- SNR：69dBFS
- NSD：-153dBFS/Hz
- SFDR：86dBc (HD2、HD3)、 95dBFS (非HD2、HD3)
- -3dBFSにおいて、fIN = 370MHz：
- SNR：68.5dBFS
- NSD：-152.5dBFS/Hz
- SFDR：80dBc (HD2、HD3)、 86dBFS (非HD2、HD3)
- -1dBFS において、fIN = 190MHz：
ADS58J64 は低消費電力で帯域幅の広い、14 ビット、1GSPS、クワッド・チャネルのテレコム受信機デバイスです。ADS58J64 は JESD204B シリアル・インターフェイスをサポートし、チャネルごとに 1 レーンで 10Gbps までのデータ速度に対応しています。アナログ・バッファ入力により、広い周波数帯域にわたって入力インピーダンスが均一で、サンプルとホールドのグリッチ・エネルギーが最小化されます。ADS58J64 は、広い入力周波数範囲にわたって、非常に優れたスプリアス・フリー・ダイナミック・レンジ (SFDR) を実現し、消費電力も非常にわずかです。デジタル信号処理ブロックには複合ミキサーが内蔵され、その後段のローパス・フィルタにより 2 倍または 4 倍のデシメーションが可能で、最高 200MHz の受信帯域幅をサポートします。ADS58J64 は 14 ビット、500MSPS のバースト・モード出力にも対応しているため、デジタル・プリディストーション (DPD) 観測受信機に適しています。
JESD204B インターフェイスにより、インターフェイス・ラインの数を削減でき、システムの集積密度を高めることができます。内蔵のフェーズ・ロック・ループ (PLL) は、入力されるアナログ/デジタル・コンバータ (ADC) サンプリング・クロックを逓倍してビット・クロックを生成し、各チャネルの 14 ビット・データをシリアル化するために使用します。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | ADS58J64 クワッド・チャネル、14 ビット、1GSPS テレコム受信機デバイス データシート (Rev. B 翻訳版) | PDF | HTML | 英語版 (Rev.B) | PDF | HTML | 2022/03/02 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
ADS58J64EVM — ADS58J64 評価基板
ADS58J64EVM は、TI の統合型レシーバである ADS58J64 の性能評価に使用できる評価基板です。ADS58J64 は、バッファ付きアナログ入力、低消費電力、14 ビット、500MSPS のクワッドチャネル テレコム レシーバです。このデバイスは、JESD204B インターフェイスと、最大 10Gbps のデータ レートをサポートしています。この評価基板 (EVM) (...)
TI204C-IP — Request for JESD204 rapid design IP
JESD204 rapid design IP (迅速設計知的財産) は、良好に動作する JESD204 システムを FPGA エンジニアが開発する際に、迅速な経路をたどれる設計を採用しています。この IP は、ダウンストリーム (下流) のデジタル処理と他のアプリケーション ロジックを、性能とタイミングに関する JESD204 プロトコルの重要な制約の大半から分離できるアーキテクチャを採用しています。この IP は、ファームウェア開発に費やす期間を短縮し、FPGA の統合を平易化できるように、設計者の皆様を支援します。
JESD204 rapid design IP は、TI の高速データ (...)
DATACONVERTERPRO-SW — 高速データ コンバータ向け Pro GUI インストーラー、v5.31
この高速データ コンバータ Pro GUIは、PC (Windows® XP/7/10 対応) 向けプログラムであり、TI の大半の高速データ コンバータである A/D コンバータ (ADC) や D/A コンバータ (DAC) と、アナログ フロント エンド (AFE) の各プラットフォームの評価を支援するために設計されました。DATACONVERTERPRO-SW は、データ キャプチャとパターン ジェネレータのカードである TSW14xxx シリーズ全体をサポートする設計を採用しており、時間ドメインと周波数ドメインの両方でデータ (...)
SBAC161 — ADS58J64EVM GUI
ANALOG-ENGINEER-CALC — PC software analog engineer's calculator
アナログ エンジニア向けカリキュレータは、アナログ回路設計エンジニアが日常的に使用する反復的な計算の多くを迅速化します。この PC ベース ツールはグラフィカル インターフェイスにより、帰還抵抗を使用したオペアンプのゲイン設定から、A/D コンバータ (ADC) のドライブ バッファ回路の安定化に最適な部品の選択に至るまで、一般的に行われている各種計算のリストを表示します。
スタンドアロン ツールとして使用できるほか、『アナログ回路設計式一覧ポケット ガイド』で説明されているコンセプトと組み合わせることもできます。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFNP (RMP) | 72 | Ultra Librarian |
| VQFN (RRH) | 72 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。