CD74HC4017-Q1
- Qualified for Automotive Applications
- Fully Static Operation
- Buffered Inputs
- Common Reset
- Positive Edge Clocking
- Typical fMAX = 60 MHz at VCC = 5 V,
CL = 15 pF, TA = 25°C - Fanout (Over Temperature Range)
- Standard Outputs . . . 10 LSTTL Loads
- Bus Driver Outputs . . . 15 LSTTL Loads
- Balanced Propagation Delay and Transition Times
- Significant Power Reduction Compared to LSTTL Logic ICs
- VCC Voltage = 2 V to 6 V
- High Noise Immunity NIL or NIH = 30% of VCC, VCC = 5 V
The CD74HC4017 is a high-speed silicon-gate CMOS 5-stage Johnson counter with ten decoded outputs. Each of the decoded outputs normally is low and sequentially goes high on the low-to-high transition clock period of the ten-clock-period cycle. The carry (TC) output transitions low to high after output 9 goes from high to low, and can be used in conjunction with the clock enable (CE) input to cascade several stages. CE disables counting when in the high state. A master reset (MR) input also is provided that, when taken high, sets all the decoded outputs, except output 0, to low.
The device can drive up to ten low-power Schottky equivalent loads.
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | High-Speed CMOS Logic Decade Counter/Divider With 10 Decoded Outputs データシート (Rev. A) | 2008/04/15 | |||
| その他の技術資料 | 車載用ロジック・デバイス | 英語版 | 2015/02/04 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
14-24-LOGIC-EVM — 14 ピンから 24 ピンの D、DB、DGV、DW、DYY、NS、PW の各パッケージに封止した各種ロジック製品向けの汎用評価基板
14-24-LOGIC-EVM 評価基板 (EVM) は、14 ピンから 24 ピンの D、DW、DB、NS、PW、DYY、DGV の各パッケージに封止した各種ロジック デバイスをサポートする設計を採用しています。
PMP31073 — 1.44kW、6 相インターリーブ昇圧コンバータのリファレンス デザイン
このリファレンス デザインは、LM5122-Q1 を使用して制御するインターリーブ昇圧コンバータを提示します。9.0V ～ 16.0V の入力電圧範囲に対応し、24.0V の出力電圧で最大 60.0A (相ごとに 10.0A) の負荷電流を供給します。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| TSSOP (PW) | 16 | Ultra Librarian |