データシート
CDCBT1001
- 低追加ジッタおよび位相ノイズ：
- 最大 0.8ps 12kHz ～ 5MHz 追加 RMS ジッタ (fout = 24MHz)
- 1kHz オフセット時の最大位相ノイズ：-120dBc/Hz (fout = 24MHz)
- 最大位相ノイズ フロア：–148dBc/Hz (fout = 24MHz、foffset ≥ 1MHz)
- 立ち上がり / 立ち下がり時間：5ns 20% ～ 80%
- 伝搬遅延時間：10ns
- 低消費電流
- –40℃～85℃の動作温度範囲
- 動作周波数によるフレキシブル出力
CDCBT1001 は、1.2V から 3.3V へのクロック バッファ / レベル シフタです。VDD_IN ピンの電源電圧は、入力の LVCMOS クロック レベルを定義します。VDD_OUT ピンの電源電圧は、出力の LVCMOS クロック レベルを定義します。VDD_IN = 1.2V、1.8V、2.5V、3.3V ±10%。VDD_OUT = 1.2V、1.8V、2.5V、3.3V ±10%。
24MHz 時の 12kHz ～ 5MHz の追加 RMS ジッタは 0.8ps 未満です。
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
2 をすべて表示 | 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | CDCBT1001 1.2V から 3.3V へのクロック バッファ / レベル シフタ データシート (Rev. A 翻訳版) | PDF | HTML | 英語版 (Rev.A) | PDF | HTML | 2025年 11月 12日 |
| 証明書 | CDCBT1001EVM EU RoHS Declaration of Conformity (DoC) | 2022年 3月 25日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
シミュレーション・ツール
PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®
PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。
設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| X2SON (DPW) | 5 | Ultra Librarian |
購入と品質
記載されている情報：
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報：
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。