CDCVF2509

アクティブ

DRAM アプリケーション向け、9 出力、3.3V、フェーズ・ロック・ループ・クロック・ドライバ

製品詳細

Function Memory interface Additive RMS jitter (typ) (fs) 70 Output frequency (max) (MHz) 175 Number of outputs 9 Output supply voltage (V) 3.3 Core supply voltage (V) 3.3 Output skew (ps) 100 Features SDR Operating temperature range (°C) 0 to 85 Rating Catalog Output type LVTTL Input type LVTTL
Function Memory interface Additive RMS jitter (typ) (fs) 70 Output frequency (max) (MHz) 175 Number of outputs 9 Output supply voltage (V) 3.3 Core supply voltage (V) 3.3 Output skew (ps) 100 Features SDR Operating temperature range (°C) 0 to 85 Rating Catalog Output type LVTTL Input type LVTTL
TSSOP (PW) 24 49.92 mm² 7.8 x 6.4
  • PC133 SDRAM 登録 DIMM 仕様 Rev. 1.1 を満たし、それを上回るよう設計
  • 拡散スペクトラム クロック互換
  • 動作周波数:50MHz~175MHz
  • 66MHz から 166MHz への静的位相誤差の分布は ±125ps です
  • 66MHz でのジッタ (cyc - cyc) と 166MHz の間の代表値 = 70ps
  • 先進のディープ サブミクロン プロセスにより、現行世代の PC133 デバイスに比べて消費電力を 40% 以上低減
  • プラスチック 24 ピン TSSOP で供給可能
  • 同期 DRAM アプリケーション向けのフェーズ ロック ループ クロック分配機能
  • 1 つのクロック入力を、5 つの出力のうちの 1 つのバンクと 4 つの出力のうちの 1 つのバンクに分配
  • 出力バンクごとに独立した出力イネーブル
  • 外部フィードバック (FBIN) 端子を使用して、出力をクロック入力に同期します
  • 25Ω のオンチップ直列ダンピング抵抗
  • 外部 RC ネットワーク不要
  • 3.3V で動作
  • PC133 SDRAM 登録 DIMM 仕様 Rev. 1.1 を満たし、それを上回るよう設計
  • 拡散スペクトラム クロック互換
  • 動作周波数:50MHz~175MHz
  • 66MHz から 166MHz への静的位相誤差の分布は ±125ps です
  • 66MHz でのジッタ (cyc - cyc) と 166MHz の間の代表値 = 70ps
  • 先進のディープ サブミクロン プロセスにより、現行世代の PC133 デバイスに比べて消費電力を 40% 以上低減
  • プラスチック 24 ピン TSSOP で供給可能
  • 同期 DRAM アプリケーション向けのフェーズ ロック ループ クロック分配機能
  • 1 つのクロック入力を、5 つの出力のうちの 1 つのバンクと 4 つの出力のうちの 1 つのバンクに分配
  • 出力バンクごとに独立した出力イネーブル
  • 外部フィードバック (FBIN) 端子を使用して、出力をクロック入力に同期します
  • 25Ω のオンチップ直列ダンピング抵抗
  • 外部 RC ネットワーク不要
  • 3.3V で動作

CDCVF2509 は、高性能、低スキュー、低ジッタのフェーズ ロック ループ (PLL) クロック ドライバです。本デバイスは PLL を使用して、周波数と位相の両方について、フィードバック (FBOUT) 出力をクロック (CLK) 入力信号に正確に整合させます。このデバイスは、同期 DRAM で使用するように特に設計されています。CDCVF2509 は 3.3V の VCC で動作し、ポイント ツー ポイントの負荷を駆動するように設計された直列ダンピング抵抗を内蔵しています。

5 つの出力を持つ 1 バンクと 4 つの出力を持つ 1 バンクは、CLK の低スキュー、低ジッタ コピーを 9 つ提供します。出力信号のデューティ サイクルは、CLK のデューティ サイクルに関係なく 50% に調整されます。出力の各バンクは、制御 (1G および 2G) 入力を使用して個別にイネーブルまたはディセーブルされます。G 入力が High のとき、出力は CLK によって位相および周波数でスイッチングされます。G 入力が Low のとき、出力はディセーブルされて論理 Low 状態になります。

PLL を搭載した多くの製品とは異なり、CDCVF2509 は外部 RC ネットワークを必要としません。PLL 用のループ フィルタがオンチップに内蔵されており、部品数、基板面積、コストを最小限に抑えています。

このデバイスは PLL 回路に基づいているため、CDCVF2509 では、基準信号へのフィードバック信号の位相ロックを実現するために安定化時間が必要です。この安定化時間は、電源投入時および CLK で固定周波数の固定位相信号が印加された後、および PLL 基準信号またはフィードバック信号が変更された後に必要です。AVCC をグランドにストラップすることで、PLL をバイパスできます。

CDCVF2509A は、0℃~85℃で動作特性が規定されています。

アプリケーション情報については、『CDC509/516/2509/2510/2516 の高速ディストリビューション設計技法』および『CDC2509A/2510A PLL とスペクトラム拡散クロック (SSC) の使用』アプリケーション ノートを参照してください。

CDCVF2509 は、高性能、低スキュー、低ジッタのフェーズ ロック ループ (PLL) クロック ドライバです。本デバイスは PLL を使用して、周波数と位相の両方について、フィードバック (FBOUT) 出力をクロック (CLK) 入力信号に正確に整合させます。このデバイスは、同期 DRAM で使用するように特に設計されています。CDCVF2509 は 3.3V の VCC で動作し、ポイント ツー ポイントの負荷を駆動するように設計された直列ダンピング抵抗を内蔵しています。

5 つの出力を持つ 1 バンクと 4 つの出力を持つ 1 バンクは、CLK の低スキュー、低ジッタ コピーを 9 つ提供します。出力信号のデューティ サイクルは、CLK のデューティ サイクルに関係なく 50% に調整されます。出力の各バンクは、制御 (1G および 2G) 入力を使用して個別にイネーブルまたはディセーブルされます。G 入力が High のとき、出力は CLK によって位相および周波数でスイッチングされます。G 入力が Low のとき、出力はディセーブルされて論理 Low 状態になります。

PLL を搭載した多くの製品とは異なり、CDCVF2509 は外部 RC ネットワークを必要としません。PLL 用のループ フィルタがオンチップに内蔵されており、部品数、基板面積、コストを最小限に抑えています。

このデバイスは PLL 回路に基づいているため、CDCVF2509 では、基準信号へのフィードバック信号の位相ロックを実現するために安定化時間が必要です。この安定化時間は、電源投入時および CLK で固定周波数の固定位相信号が印加された後、および PLL 基準信号またはフィードバック信号が変更された後に必要です。AVCC をグランドにストラップすることで、PLL をバイパスできます。

CDCVF2509A は、0℃~85℃で動作特性が規定されています。

アプリケーション情報については、『CDC509/516/2509/2510/2516 の高速ディストリビューション設計技法』および『CDC2509A/2510A PLL とスペクトラム拡散クロック (SSC) の使用』アプリケーション ノートを参照してください。

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
2 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート CDCVF2509 3.3V フェーズ ロック ループ クロック ドライバ データシート (Rev. E 翻訳版) PDF | HTML 英語版 (Rev.E) PDF | HTML 2024年 2月 14日
アプリケーション・ノート Generating Early Clock using TI's CDCVF2509/CDCVF2510 PLLs 2004年 7月 23日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
TSSOP (PW) 24 Ultra Librarian

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ