LMK5B12204
- 超低ジッタ BAW VCO ベースのイーサネット クロック
- 4MHz の 1 次ハイパス フィルタ (HPF) を適用した場合、312.5MHz における標準 RMS ジッタは 32fs
- 4MHz の 1 次 HPF を適用した場合、156.25 MHz における標準 RMS ジッタは 44 fs
- 312.5MHz での RMS ジッタ 50fs (標準値) / 80fs (最大値)
- 156.25MHz での RMS ジッタ 60fs (標準値) / 90fs (最大値)
- 2 つのアナログ位相ロック ループ (APLL) と対になった 1 つの高性能デジタル フェーズロック ループ (DPLL)：
- 1mHz ～ 4kHz の範囲でプログラム可能な DPLL ループ帯域幅
- IEEE 1588PTP クロック ステアリング向けに、1 ステップあたり 1ppt 未満の DCO 調整が可能
- 2 つの差動またはシングルエンド DPLL 入力
- 入力周波数：1Hz (1PPS) ～ 800MHz
- デジタル ホールドオーバーおよびヒットレス スイッチング
- 4 つのプログラム可能な AC-LVPECL、AC-CML、AC-LVDS、HSCL、および 1.8V LVCMOS の出力フォーマットに対応した差動出力。
- 最大 1250MHz の出力周波数
- PCIe Gen 1～6 準拠
- I2C、3 線式 SPI、または 4 線式 SPI
- 3.3V のコア電源と、1.8V、2.5V、または 3.3V の出力電源
- -40℃～+85℃の動作温度範囲
LMK5B12204は、イーサネット ベースのネットワーキング アプリケーションの厳しい要件を満たすように設計された高性能ネットワーク シンクロナイザおよびジッタ クリーナです。
本デバイスは 1 つの DPLL と 2 つの APLL を内蔵しており、プログラマブルなループ帯域幅 (LBW) を用いることで、ヒットレス スイッチングおよびジッタ低減を実現します。また、外付けのループ フィルタ コンデンサは 1 個のみとすることで、柔軟性と使いやすさを最大化しています。
APLL1 は、VCO1 に TI 独自のバルク音響波 (BAW) 技術を用いた超高性能 PLL を備えており、DPLL のリファレンス入力周波数やジッタ特性に依存することなく、12kHz～20MHz の積分帯域で標準 50fs RMS ジッタの 312.5MHz 出力クロックを生成できます。APLL2 は、従来型の LC VCO を備えており、第 2 の周波数ドメインおよび / または同期ドメインのための選択肢を提供します。
内蔵 EEPROM は、起動時のカスタム システム構成に使用できます。内蔵 LDO レギュレータは優れた電源ノイズ除去比 (PSNR) を提供し、電源供給ネットワークのコストと複雑さを低減します。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | LMK5B12204 イーサネット ベースのネットワーク、BAW VCO を搭載した 1 DPLL、2 APLL、2 入力、 (4 出力) のネットワーク同期デバイス | PDF | HTML | PDF | HTML | 2026/05/08 | |
| アプリケーション・ノート | 差動信号およびシングル エンド信号の終端ガイドライン | PDF | HTML | 英語版 | PDF | HTML | 2025/12/19 | |
| アプリケーション・ノート | The Debug Guide for Network Synchronizers (Digital and Analog Phase-Locked Loops) | PDF | HTML | 2025/11/21 | |||
| ユーザー・ガイド | LMK5B12204 register programming manual (Rev. B) | PDF | HTML | 2025/11/20 | |||
| アプリケーション・ノート | EMC/EMI Compliant Design for Single Pair Ethernet | PDF | HTML | 2023/07/22 | |||
| アプリケーション・ノート | Understanding clocking needs for high-speed 56G PAM-4 serial links (Rev. A) | 2019/02/22 | ||||
| アプリケーション・ノート | Supported synchronization modes for TI network synchronizers (Rev. A) | 2019/02/22 | ||||
| アプリケーション・ノート | ITU-T G.8262 compliance test results for the LMK05318 (Rev. A) | 2019/02/22 | ||||
| ホワイト・ペーパー | TI BAW technology enables ultra-low jitter clocks for high-speed networks | 2019/02/17 | ||||
| アプリケーション・ノート | How to use the LMK05318 as a jitter cleaner | 2019/01/16 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
LMK05318BEVM — ネットワーク シンクロナイザ クロックの評価基板
この製品は、LMK05318B ネットワーク シンクロナイザ クロック デバイスの評価基板 (EVM) です。
迅速な評価、準拠試験、システム プロトタイピングの目的で、この EVM を、フレキシブルな同期クロック供給源として使用することもできます。50Ω の試験機器とのインターフェイスを確立するために、複数の SMA ポートを通じて、LMK05318B のクロック入力や出力にアクセスすることができます。オンボードの XO (水晶発振器) オプションも付属していますが、お客様側でリワークを実施して XO/TCXO/OCXO の各種フットプリント (...)
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICS ( テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェアを使用すると、接頭辞 (製品型番の先頭部分) が以下のいずれかに該当する製品と組み合わせて、評価基板 (EVM) をプログラム (設定) することができます。CDC、LMK、LMX。これらの製品は、フェーズ ロック ループと電圧制御発振器 (PLL+VCO)、シンセサイザ、クロック関連デバイスを搭載しています。
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア
Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFN (RGZ) | 48 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。