LMX1906-SP
- SMD #5962-23202
- 総照射線量耐性：100krad (ELDRS フリー)
- シングル イベント ラッチアップ (SEL) 耐性：最大 87MeV-cm2 /mg
- シングル イベント機能割り込み (SEFI) 耐性：最大 87MeV-cm2 /mg
- 300MHz から 15GHz までの周波数に対応するクロック バッファ
- 超低ノイズ
- ノイズ フロア (6GHz 出力)：-159dBc/Hz
- 6GHz 出力時の 36fs の追加ジッタ (100Hz～fCLK)
- 5fs の追加ジッタ (100Hz～100MHz)
- 対応する SYSREF 出力を備えた 4 つの高周波クロック
- 共有分周比は 1 (バイパス)、2、3、4、5、および 7
- 共有プログラマブル乗算器 x2 、 x3 、および x4
- SPI なしでデバイスを構成するためのピン モード オプションをサポート
- LOGICLK 出力、対応する SYSREF 出力付き
- 個別の分周バンク上
- 1、2、4 プリデバイダ
- 1 (バイパス)、 2 、…、 1023 ポストディバイダ
- 8 つのプログラム可能な出力電力レベル
- 同期された SYSREF クロック出力
- 508 遅延ステップの調整は、12.8GHz でそれぞれ 2.5ps 未満
- ジェネレータモードとリピータモード
- SYSREFREQ ピンのウィンドウ処理機能によりタイミングを最適化します
- すべてのデバイダおよび複数のデバイスに対する SYNC 機能
- 2.5V の動作電圧
- –55℃～125℃の動作温度
LMX1906-SP は、高周波、超低ジッタ、SYSREF 出力を備えたバッファ、デバイダ、マルチプレクサです。このデバイスは、超低ノイズのリファレンス クロック ソースと組み合わせると、特にサンプリングが 3GHz を超える場合に、データ コンバータのクロック供給用の模範的な設計になります。4 つの各高周波クロック出力と、追加の LOGICLK 出力は、SYSREF 出力クロック信号と組み合わせられます。JESD インターフェイスの SYSREF 信号は、内部で生成するか、入力として渡されて、デバイス クロックに再度クロックされます。このデバイスは、SYSREF 出力をディセーブルにすることで、マルチチャネル、低スキュー、超低ノイズの局所発振器信号を複数のミキサに分配できます。
お客様が関心を持ちそうな類似品
比較対象デバイスと類似の機能。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | LMX1906-SP 宇宙グレード、低ノイズ、高周波 JESD204B/C バッファ / マルチプライヤ / デバイダ データシート (Rev. A 翻訳版) | PDF | HTML | 英語版 (Rev.A) | PDF | HTML | 2025/07/31 |
| * | 放射線と信頼性レポート | LMX1906-SP Total Ionizing Dose Report | PDF | HTML | 2024/01/05 | ||
| * | 放射線と信頼性レポート | LMX1906-SP Single Event Effects Report | 2023/11/15 | |||
| アプリケーション概要 | QML 製品に対する DLA 承認済みの最適化内容 (Rev. C 翻訳版) | PDF | HTML | 英語版 (Rev.C) | PDF | HTML | 2025/08/18 | |
| アプリケーション・ノート | 次世代の高速コンバータ設計に優位性をもたらす実用的なクロッキ ングに関する考慮事項 (Rev. A 翻訳版) | PDF | HTML | 英語版 (Rev.A) | PDF | HTML | 2025/05/01 | |
| 証明書 | LMX1906EVM-CVAL EU Declaration of Conformity (DoC) | PDF | HTML | 2023/09/14 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
LMX1906EVM-CVAL — LMX1906-SP 評価基板
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICS ( テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェアを使用すると、接頭辞 (製品型番の先頭部分) が以下のいずれかに該当する製品と組み合わせて、評価基板 (EVM) をプログラム (設定) することができます。CDC、LMK、LMX。これらの製品は、フェーズ ロック ループと電圧制御発振器 (PLL+VCO)、シンセサイザ、クロック関連デバイスを搭載しています。
PLLATINUMSIM-SW — PLL ループ フィルタ、位相ノイズ、ロック時間、スプア シミュレーション ツール
PLLATINUMSIM-SW は、開発ユーザーが TI の各種 PLLatinum™ IC の詳細な設計とシミュレーションを行うためのシミュレーション ツールです。これらの IC は LMX シリーズのフェーズ ロック ループ (PLL) とシンセサイザを搭載しています。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| HTQFP (PAP) | 64 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。