ホーム ロジックと電圧変換 論理ゲート AND ゲート

SN74LV08A

アクティブ

4 チャネル、2 入力、2V ~ 5.5V、高速 (7ns)、AND ゲート

製品詳細

Technology family LV-A Number of channels 4 Inputs per channel 2 IOL (max) (mA) 12 IOH (max) (mA) -12 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Data rate (max) (Mbps) 70 Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LV-A Number of channels 4 Inputs per channel 2 IOL (max) (mA) 12 IOH (max) (mA) -12 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Data rate (max) (Mbps) 70 Rating Catalog Operating temperature range (°C) -40 to 125
TSSOP (PW) 14 32 mm² (5 mm × 6.4 mm) SOP (NS) 14 79.56 mm² (10.2 mm × 7.8 mm) SOIC (D) 14 51.9 mm² (8.65 mm × 6 mm) VQFN (RGY) 14 12.25 mm² (3.5 mm × 3.5 mm) TVSOP (DGV) 14 23.04 mm² (3.6 mm × 6.4 mm) SSOP (DB) 14 48.36 mm² (6.2 mm × 7.8 mm)
  • 2V to 5.5V VCC operation
  • Max tpd of 7ns at 5V
  • Typical VOLP (output ground bounce) < 0.8V at VCC = 3.3V, TA = 25°C
  • Typical VOHV (output VOH undershoot) > 2.3V at VCC = 3.3V, TA = 25°C
  • Support mixed-mode voltage operation on all ports
  • Ioff supports live insertion, partial-power-down mode, and back-drive protection
  • Latch-up performance exceeds 250mA per JESD 17
  • 2V to 5.5V VCC operation
  • Max tpd of 7ns at 5V
  • Typical VOLP (output ground bounce) < 0.8V at VCC = 3.3V, TA = 25°C
  • Typical VOHV (output VOH undershoot) > 2.3V at VCC = 3.3V, TA = 25°C
  • Support mixed-mode voltage operation on all ports
  • Ioff supports live insertion, partial-power-down mode, and back-drive protection
  • Latch-up performance exceeds 250mA per JESD 17

This quadruple 2-input positive-AND gate is designed for 2V to 5.5V VCC operation. The SN74LV08A device performs the Boolean function Y = A • B or Y = /A + /B in positive logic.

This quadruple 2-input positive-AND gate is designed for 2V to 5.5V VCC operation. The SN74LV08A device performs the Boolean function Y = A • B or Y = /A + /B in positive logic.

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート SN74LV08A クワッド、2 入力、正論理 AND ゲート データシート (Rev. N 翻訳版) PDF | HTML 英語版 (Rev.N) PDF | HTML 2025/11/03

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

14-24-LOGIC-EVM — 14 ピンから 24 ピンの D、DB、DGV、DW、DYY、NS、PW の各パッケージに封止した各種ロジック製品向けの汎用評価基板

14-24-LOGIC-EVM 評価基板 (EVM) は、14 ピンから 24 ピンの D、DW、DB、NS、PW、DYY、DGV の各パッケージに封止した各種ロジック デバイスをサポートする設計を採用しています。

ユーザー ガイド: PDF | HTML
サポート対象の製品とハードウェア
在庫あり
制限:
??asset.out-of-stock-ti_ja_JP??
入手不可
評価ボード

14-24-NL-LOGIC-EVM — 14 ピンから 24 ピンのリードなしパッケージ向け、ロジック製品の汎用評価基板

14-24-NL-LOGIC-EVMは、14ピンから24ピンのBQA、BQB、RGY、RSV、RJWまたはRHLパッケージを持つあらゆるロジックまたは変換デバイスをサポートするように設計された柔軟な評価基板(EVM)です。

ユーザー ガイド: PDF | HTML
サポート対象の製品とハードウェア
在庫あり
制限:
??asset.out-of-stock-ti_ja_JP??
入手不可
シミュレーション・モデル

SN74LV08A Behavioral SPICE Model

SCLM190.ZIP (7 KB) - PSpice モデル
サポート対象の製品とハードウェア
シミュレーション・モデル

SN74LV08A IBIS Model

SCEM122.ZIP (16 KB) - IBIS モデル
サポート対象の製品とハードウェア
シミュレーション・モデル

SN74LV08A PSPICE MODEL

SCEM568.ZIP (1 KB) - PSpice モデル
サポート対象の製品とハードウェア
リファレンス・デザイン

TIDA-01365 — 双方向 RS-485 ファンアウト ハブのリファレンス デザイン

双方向 RS-485 ファンアウト ハブ リファレンス デザイン (TIDA-01365) は、1:N および N:1 RS-485 信号が任意のバス トポロジの入出力に集約される RS-485 ファンアウト ハブ デザインを記録し、テストします。このデザインには、マイクロ コントローラのピン数を削減するための自動方向制御と、産業用アプリケーションで一般的に見られる 24V DC レールを使用する DC/DC コンバータも搭載されています。
サポート対象の製品とハードウェア
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
TSSOP (PW) 14 Ultra Librarian
SOP (NS) 14 Ultra Librarian
SOIC (D) 14 Ultra Librarian
VQFN (RGY) 14 Ultra Librarian
TVSOP (DGV) 14 Ultra Librarian
SSOP (DB) 14 Ultra Librarian

購入と品質

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ