ホーム ロジックと電圧変換 フリップ フロップ、ラッチ、レジスタ シフト レジスタ

SN74LV165A

アクティブ

パラレル ロード、8 ビット シフト レジスタ

製品詳細

Configuration Parallel-in Bits (#) 8 Technology family LV-A Input type Standard CMOS Output type Push-Pull Clock frequency (MHz) 85 IOL (max) (mA) 12 IOH (max) (mA) -12 Supply current (max) (µA) 20 Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Operating temperature range (°C) -40 to 125 Rating Catalog
Configuration Parallel-in Bits (#) 8 Technology family LV-A Input type Standard CMOS Output type Push-Pull Clock frequency (MHz) 85 IOL (max) (mA) 12 IOH (max) (mA) -12 Supply current (max) (µA) 20 Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Operating temperature range (°C) -40 to 125 Rating Catalog
TSSOP (PW) 16 32 mm² (5 mm × 6.4 mm) SOIC (D) 16 59.4 mm² (9.9 mm × 6 mm) TVSOP (DGV) 16 23.04 mm² (3.6 mm × 6.4 mm) SOP (NS) 16 79.56 mm² (10.2 mm × 7.8 mm) VQFN (RGY) 16 14 mm² (4 mm × 3.5 mm) SSOP (DB) 16 48.36 mm² (6.2 mm × 7.8 mm) WQFN (BQB) 16 8.75 mm² (3.5 mm × 2.5 mm)
  • 2V~5.5V の V CC で動作
  • 最大 t pd 10.5ns (5V 時)
  • すべてのポートで混在モード電圧動作を サポート
  • I off により部分的パワーダウン・モードでの動作を サポート
  • JESD 17 準拠で 250mA 超の ラッチアップ性能
  • 2V~5.5V の V CC で動作
  • 最大 t pd 10.5ns (5V 時)
  • すべてのポートで混在モード電圧動作を サポート
  • I off により部分的パワーダウン・モードでの動作を サポート
  • JESD 17 準拠で 250mA 超の ラッチアップ性能
この製品に対する詳細情報はありません。
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
2 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート SN74LV165A パラレル・ロード (並列読み込み)、8 ビット・シフト・レジスタ データシート (Rev. R 翻訳版) PDF | HTML 英語版 (Rev.R) PDF | HTML 2023/03/31
アプリケーション・ノート Power-Up Behavior of Clocked Devices (Rev. B) PDF | HTML 2022/12/15

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

14-24-LOGIC-EVM — 14 ピンから 24 ピンの D、DB、DGV、DW、DYY、NS、PW の各パッケージに封止した各種ロジック製品向けの汎用評価基板

14-24-LOGIC-EVM 評価基板 (EVM) は、14 ピンから 24 ピンの D、DW、DB、NS、PW、DYY、DGV の各パッケージに封止した各種ロジック デバイスをサポートする設計を採用しています。

ユーザー ガイド: PDF | HTML
サポート対象の製品とハードウェア
在庫あり
制限:
??asset.out-of-stock-ti_ja_JP??
入手不可
評価ボード

14-24-NL-LOGIC-EVM — 14 ピンから 24 ピンのリードなしパッケージ向け、ロジック製品の汎用評価基板

14-24-NL-LOGIC-EVMは、14ピンから24ピンのBQA、BQB、RGY、RSV、RJWまたはRHLパッケージを持つあらゆるロジックまたは変換デバイスをサポートするように設計された柔軟な評価基板(EVM)です。

ユーザー ガイド: PDF | HTML
サポート対象の製品とハードウェア
在庫あり
制限:
??asset.out-of-stock-ti_ja_JP??
入手不可
シミュレーション・モデル

SN74LV165A IBIS Model (Rev. B)

SCEM132B.ZIP (45 KB) - IBIS モデル
サポート対象の製品とハードウェア
リファレンス・デザイン

TIDA-01508 — 1W 以下、16 チャネルの絶縁デジタル入力モジュールのリファレンス デザイン

このリファレンス デザインでは、TIのISO121xデバイスを使用した16の絶縁デジタル入力チャネルのコンパクトな実装を紹介します。このデザインは絶縁電源なしに動作し、チャネルごとに最大 100kHz の入力信号 (200kbit) をサポートします。16 チャネルすべてを合わせても消費電力は 1W 未満であり、省スペースなレイアウトが可能なうえ、発熱も最小限に抑えられます。
サポート対象の製品とハードウェア
リファレンス・デザイン

TIDA-01509 — 光学スイッチを使用する破損ワイヤ検出のリファレンス デザイン

このリファレンス デザインでは、TIのISO121xデバイスを使用した16の絶縁デジタル入力チャネルのコンパクトな実装を紹介します。このデザインは、それぞれ 8 チャネルずつの 2 つのグループに分割されます。破損ワイヤの検出は、チャネルごとに 1 つの追加光学スイッチ、またはグループごとに 2 つの光学スイッチと 1 つの追加コンデンサを使用するだけで実行できます。この機能では 2 次側電源は必要ありません。これは、ISO121x ファミリを使用するデジタル入力モジュールに固有の利点となります。
サポート対象の製品とハードウェア
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
TSSOP (PW) 16 Ultra Librarian
SOIC (D) 16 Ultra Librarian
TVSOP (DGV) 16 Ultra Librarian
SOP (NS) 16 Ultra Librarian
VQFN (RGY) 16 Ultra Librarian
SSOP (DB) 16 Ultra Librarian
WQFN (BQB) 16 Ultra Librarian

購入と品質

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ