SN74LV166A
- 2V～5.5V の V CC で動作
- 最大 t pd 10.5ns (5V 時)
- 標準 V OLP (出力グランド・バウンス) < 0.8V (V CC = 3.3V、T A = 25℃)
- 標準 V OHV (出力 V OH アンダーシュート) > 2.3V (V CC = 3.3V、T A = 25℃)
- I off により部分的パワーダウン・モードでの動作をサポート
- 同期ロード
- ダイレクト・オーバーライドのクリア
- パラレルからシリアルへの変換
- JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
LV166A デバイスは、2V～5.5V の V CC で動作するように設計された 8 ビット・パラレルロード・シフト・レジスタです。
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
2 をすべて表示
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | SN74LV166A パラレルロード (並列読み込み)、8 ビット・シフト・レジスタ データシート (Rev. D 翻訳版) | PDF | HTML | 英語版 (Rev.D) | PDF | HTML | 2023/03/31 |
| アプリケーション・ノート | Power-Up Behavior of Clocked Devices (Rev. B) | PDF | HTML | 2022/12/15 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
14-24-LOGIC-EVM — 14 ピンから 24 ピンの D、DB、DGV、DW、DYY、NS、PW の各パッケージに封止した各種ロジック製品向けの汎用評価基板
14-24-LOGIC-EVM 評価基板 (EVM) は、14 ピンから 24 ピンの D、DW、DB、NS、PW、DYY、DGV の各パッケージに封止した各種ロジック デバイスをサポートする設計を採用しています。
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| TVSOP (DGV) | 16 | Ultra Librarian |
| TSSOP (PW) | 16 | Ultra Librarian |
| SOP (NS) | 16 | Ultra Librarian |
| SOIC (D) | 16 | Ultra Librarian |
| SSOP (DB) | 16 | Ultra Librarian |