TMS320C6412

アクティブ

C64x 固定小数点 DSP - 最大 720MHz、McBSP と McASP と I2cC とイーサネット搭載

ご注文はこちら

データシート

document-pdfAcrobat TMS320C6412 Fixed-Point Digital Signal Processor データシート (Rev. J) (英語)

TMS320C6412

アクティブ

データシート

ご注文はこちら

製品詳細

CPU

32-/64-bit

Frequency (MHz)

500, 600, 720

PCIe

1 PCI

Operating system

DSP/BIOS

Rating

Catalog

Operating temperature range (°C)

-40 to 105

CPU

32-/64-bit

Frequency (MHz)

500, 600, 720

PCIe

1 PCI

Operating system

DSP/BIOS

Rating

Catalog

Operating temperature range (°C)

-40 to 105

OMFCBGA (GDK)

548

529 mm² (23 mm × 23 mm)

OMFCBGA (ZDK)

548

529 mm² (23 mm × 23 mm)

OMFCBGA (ZNZ)

548

729 mm² (27 mm × 27 mm)

High-Performance Digital Media Processor (TMS320C6412)
- 2-, 1.67-, 1.39-ns Instruction Cycle Time
- 500-, 600-, 720-MHz Clock Rate
- Eight 32-Bit Instructions/Cycle
- 4000, 4800, 5760 MIPS
- Fully Software-Compatible With C64x™
VelociTI.2™ Extensions to VelociTI™ Advanced Very-Long-Instruction-Word (VLIW) TMS320C64x™ DSP Core
- Eight Highly Independent Functional Units With VelociTI.2™ Extensions:
  - Six ALUs (32-/40-Bit), Each Supports Single 32-Bit, Dual 16-Bit, or Quad 8-Bit Arithmetic per Clock Cycle
  - Two Multipliers Support Four 16 x 16-Bit Multiplies (32-Bit Results) per Clock Cycle or Eight 8 x 8-Bit Multiplies (16-Bit Results) per Clock Cycle
- Load-Store Architecture With Non-Aligned Support
- 64 32-Bit General-Purpose Registers
- Instruction Packing Reduces Code Size
- All Instructions Conditional
Instruction Set Features
- Byte-Addressable (8-/16-/32-/64-Bit Data)
- 8-Bit Overflow Protection
- Bit-Field Extract, Set, Clear
- Normalization, Saturation, Bit-Counting
- VelociTI.2™ Increased Orthogonality
L1/L2 Memory Architecture
- 128K-Bit (16K-Byte) L1P Program Cache (Direct Mapped)
- 128K-Bit (16K-Byte) L1D Data Cache (2-Way Set-Associative)
- 2M-Bit (256K-Byte) L2 Unified Mapped RAM/Cache (Flexible RAM/Cache Allocation)
Endianess: Little Endian, Big Endian
64-Bit External Memory Interface (EMIF)
- Glueless Interface to Asynchronous Memories (SRAM and EPROM) and Synchronous Memories (SDRAM, SBSRAM, ZBT SRAM, and FIFO)
- 1024M-Byte Total Addressable External Memory Space
Enhanced Direct-Memory-Access (EDMA) Controller (64 Independent Channels)
10/100 Mb/s Ethernet MAC (EMAC)
- IEEE 802.3 Compliant
- Media Independent Interface (MII)
- 8 Independent Transmit (TX) and 1 Receive (RX) Channel
Management Data Input/Output (MDIO)
Host-Port Interface (HPI) [32-/16-Bit]
32-Bit/66-MHz, 3.3-V Peripheral Component Interconnect (PCI) Master/Slave Interface Conforms to PCI Specification 2.2
Inter-Integrated Circuit (I²C) Bus
Two Multichannel Buffered Serial Ports
Three 32-Bit General-Purpose Timers
Sixteen General-Purpose I/O (GPIO) Pins
Flexible PLL Clock Generator
IEEE-1149.1 (JTAG†) Boundary-Scan-Compatible
548-Pin Ball Grid Array (BGA) Package (GDK and ZDK Suffixes), 0.8-mm Ball Pitch
548-Pin Ball Grid Array (BGA) Package (GNZ and ZNZ Suffixes), 1.0-mm Ball Pitch
0.13-µm/6-Level Cu Metal Process (CMOS)
3.3-V I/Os, 1.2-V Internal (-500)
3.3-V I/Os, 1.4-V Internal (A-500, -600, -720)

C64x, VelociTI.2, VelociTI, and TMS320C64x are trademarks of Texas Instruments.
All trademarks are the property of their respective owners.
†IEEE Standard 1149.1-1990 Standard-Test-Access Port and Boundary Scan Architecture.
TMS320C6000, and C6000 are trademarks of Texas Instruments.
Windows is a registered trademark of the Microsoft Corporation.

High-Performance Digital Media Processor (TMS320C6412)
- 2-, 1.67-, 1.39-ns Instruction Cycle Time
- 500-, 600-, 720-MHz Clock Rate
- Eight 32-Bit Instructions/Cycle
- 4000, 4800, 5760 MIPS
- Fully Software-Compatible With C64x™
VelociTI.2™ Extensions to VelociTI™ Advanced Very-Long-Instruction-Word (VLIW) TMS320C64x™ DSP Core
- Eight Highly Independent Functional Units With VelociTI.2™ Extensions:
  - Six ALUs (32-/40-Bit), Each Supports Single 32-Bit, Dual 16-Bit, or Quad 8-Bit Arithmetic per Clock Cycle
  - Two Multipliers Support Four 16 x 16-Bit Multiplies (32-Bit Results) per Clock Cycle or Eight 8 x 8-Bit Multiplies (16-Bit Results) per Clock Cycle
- Load-Store Architecture With Non-Aligned Support
- 64 32-Bit General-Purpose Registers
- Instruction Packing Reduces Code Size
- All Instructions Conditional
Instruction Set Features
- Byte-Addressable (8-/16-/32-/64-Bit Data)
- 8-Bit Overflow Protection
- Bit-Field Extract, Set, Clear
- Normalization, Saturation, Bit-Counting
- VelociTI.2™ Increased Orthogonality
L1/L2 Memory Architecture
- 128K-Bit (16K-Byte) L1P Program Cache (Direct Mapped)
- 128K-Bit (16K-Byte) L1D Data Cache (2-Way Set-Associative)
- 2M-Bit (256K-Byte) L2 Unified Mapped RAM/Cache (Flexible RAM/Cache Allocation)
Endianess: Little Endian, Big Endian
64-Bit External Memory Interface (EMIF)
- Glueless Interface to Asynchronous Memories (SRAM and EPROM) and Synchronous Memories (SDRAM, SBSRAM, ZBT SRAM, and FIFO)
- 1024M-Byte Total Addressable External Memory Space
Enhanced Direct-Memory-Access (EDMA) Controller (64 Independent Channels)
10/100 Mb/s Ethernet MAC (EMAC)
- IEEE 802.3 Compliant
- Media Independent Interface (MII)
- 8 Independent Transmit (TX) and 1 Receive (RX) Channel
Management Data Input/Output (MDIO)
Host-Port Interface (HPI) [32-/16-Bit]
32-Bit/66-MHz, 3.3-V Peripheral Component Interconnect (PCI) Master/Slave Interface Conforms to PCI Specification 2.2
Inter-Integrated Circuit (I²C) Bus
Two Multichannel Buffered Serial Ports
Three 32-Bit General-Purpose Timers
Sixteen General-Purpose I/O (GPIO) Pins
Flexible PLL Clock Generator
IEEE-1149.1 (JTAG†) Boundary-Scan-Compatible
548-Pin Ball Grid Array (BGA) Package (GDK and ZDK Suffixes), 0.8-mm Ball Pitch
548-Pin Ball Grid Array (BGA) Package (GNZ and ZNZ Suffixes), 1.0-mm Ball Pitch
0.13-µm/6-Level Cu Metal Process (CMOS)
3.3-V I/Os, 1.2-V Internal (-500)
3.3-V I/Os, 1.4-V Internal (A-500, -600, -720)

The TMS320C64x™DSPs (including the TMS320C6412 device) are the highest-performance fixed-point DSP generation in the TMS320C6000™ DSP platform. The TMS320C6412 (C6412) device is based on the second-generation high-performance, advanced VelociTI™ very-long-instruction-word (VLIW) architecture (VelociTI.2™) developed by Texas Instruments (TI), making these DSPs an excellent choice for digital media applications. The C64x™ is a code-compatible member of the C6000™ DSP platform.

With performance of up to 5760 million instructions per second (MIPS) at a clock rate of 720 MHz, the C6412 device offers cost-effective solutions to high-performance DSP programming challenges. The C6412 DSP possesses the operational flexibility of high-speed controllers and the numerical capability of array processors. The C64x™ DSP core processor has 64 general-purpose registers of 32-bit word length and eight highly independent functional units-two multipliers for a 32-bit result and six arithmetic logic units (ALUs)-with VelociTI.2™ extensions. The VelociTI.2™ extensions in the eight functional units include new instructions to accelerate the performance in applications and extend the parallelism of the VelociTI™ architecture. The C6412 can produce four 16-bit multiply-accumulates (MACs) per cycle for a total of 2400 million MACs per second (MMACS), or eight 8-bit MACs per cycle for a total of 4800 MMACS. The C6412 DSP also has application-specific hardware logic, on-chip memory, and additional on-chip peripherals similar to the other C6000™ DSP platform devices.

The C6412 uses a two-level cache-based architecture and has a powerful and diverse set of peripherals. The Level 1 program cache (L1P) is a 128-Kbit direct mapped cache and the Level 1 data cache (L1D) is a- 128-Kbit 2-way set-associative cache. The Level 2 memory/cache (L2) consists of an 2-Mbit memory space that is shared between program and data space. L2 memory can be configured as mapped memory, cache, or combinations of the two. The peripheral set includes: a 10/100 Mb/s Ethernet MAC (EMAC); a management data input/output (MDIO) module; an inter-integrated circuit (I2C) Bus module; two multichannel buffered serial ports (McBSPs); three 32-bit general-purpose timers; a user-configurable 16-bit or 32-bit host-port interface (HPI16/HPI32); a peripheral component interconnect (PCI); a 16-pin general-purpose input/output port (GP0) with programmable interrupt/event generation modes; and a 64-bit glueless external memory interface (EMIFA), which is capable of interfacing to synchronous and asynchronous memories and peripherals.

The ethernet media access controller (EMAC) provides an efficient interface between the C6412 DSP core processor and the network. The C6412 EMAC support both 10Base-T and 100Base-TX, or 10 Mbits/second (Mbps) and 100 Mbps in either half- or full-duplex, with hardware flow control and quality of service (QOS) support. The C6412 EMAC makes use of a custom interface to the DSP core that allows efficient data transmission and reception. For more details on the EMAC, see the TMS320C6000 DSP Ethernet Media Access Controller (EMAC) / Management Data Input/Output (MDIO) Module Reference Guide (literature number SPRU628).

The management data input/output (MDIO) module continuously polls all 32 MDIO addresses in order to enumerate all PHY devices in the system. Once a PHY candidate has been selected by the DSP, the MDIO module transparently monitors its link state by reading the PHY status register. Link change events are stored in the MDIO module and can optionally interrupt the DSP, allowing the DSP to poll the link status of the device without continuously performing costly MDIO accesses. For more details on the MDIO port, see the TMS320C6000 DSP Ethernet Media Access Controller (EMAC) / Management Data Input/Output (MDIO) Module Reference Guide (literature number SPRU628).

The I2C0 port on the TMS320C6412 allows the DSP to easily control peripheral devices and communicate with a host processor. In addition, the standard multichannel buffered serial port (McBSP) may be used to communicate with serial peripheral interface (SPI) mode peripheral devices.

The C6412 has a complete set of development tools which includes: a new C compiler, an assembly optimizer to simplify programming and scheduling, and a Windows™ debugger interface for visibility into source code

filter

その他のオーディオ / レーダー DSP SoC を検索

ダウンロード字幕付きのビデオを表示ビデオ

TI からの設計サポートは利用不可

この製品に関して、新しいコンテンツやソフトウェアの更新など、新規プロジェクトに対する TI からの継続的な設計サポートはありません。該当する場合は、関連する資料、ソフトウェア、ツールはプロダクトフォルダに掲載されています。TI E2E^TM サポートフォーラムで、アーカイブ済みの情報を検索することもできます。

技術資料

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。

65 をすべて表示

上位の文書	タイプ	タイトル	フォーマットオプション	最新の英語版をダウンロード		日付
*	データシート	TMS320C6412 Fixed-Point Digital Signal Processor データシート (Rev. J)				2010/10/12
*	エラッタ	TMS320C641x、TMS320DM64x、TMS320DRA342ZNZ、ZDK パッケージ生産中止および変換品	PDF \| HTML		PDF \| HTML	2026/07/23
*	エラッタ	TMS320C6412 DSP Silicon Errata (Silicon Revisions 2.0, 1.2, 1.1, 1.0) (Rev. J)				2010/02/04
	アプリケーション・ノート	How to Migrate CCS 3.x Projects to the Latest CCS (Rev. A)	PDF \| HTML			2021/05/19
	ユーザー・ガイド	Emulation and Trace Headers Technical Reference Manual (Rev. I)				2012/08/09
	アプリケーション・ノート	Introduction to TMS320C6000 DSP Optimization				2011/10/06
	ユーザー・ガイド	TMS320C64x/C64x+ DSP CPU and Instruction Set Reference Guide (Rev. J)				2010/07/30
	ユーザー・ガイド	TMS320C6000 DSP Peripherals Overview Reference Guide (Rev. Q)				2009/07/02
	製品概要	TMS320C6000 高性能 DSP シリーズプロダクト・ブリテン (Rev. B 翻訳版)				2008/11/17
	アプリケーション・ノート	TMS320DM64xx、TMS320DM64x、および TMS320C6000 デバイスにおける熱考察		英語版		2008/05/05
	アプリケーション・ノート	TMS320C6000 EMIF-to-External SDRAM Interface (Rev. E)				2007/09/04
	ユーザー・ガイド	TMS320C6000 DSP External Memory Interface (EMIF) Reference Guide (Rev. E)				2007/04/11
	製品概要	TMS320C6000 DSP TCP/IP Stack Software (Rev. C)				2007/04/04
	ユーザー・ガイド	TMS320C6000 DSP Inter-Integrated Circuit (I2C) Module Reference Guide (Rev. D)				2007/03/26
	ユーザー・ガイド	TMS320C6000 DSP Peripheral Component Interconnect (PCI) Reference Guide (Rev. C)				2007/01/25
	ユーザー・ガイド	TMS320C6000 DSP Multichannel Buffered Serial Port (McBSP) Reference Guide (Rev. G)				2006/12/14
	ユーザー・ガイド	TMS320C6000 DSP Enhanced Direct Memory Access (EDMA) Controller Reference Guide (Rev. C)				2006/11/15
	アプリケーション・ノート	C64x コアでの C言語による 64 ビット計算の実装方法				2006/11/06
	アプリケーション・ノート	IBISモデルを使用したタイミング解析 (Rev. A 翻訳版)		英語版 (Rev.A)		2006/11/06
	ユーザー・ガイド	TMS320C64x DSP Two-Level Internal Memory Reference Guide (Rev. C)				2006/02/28
	ユーザー・ガイド	TMS320C6000 DSP Host-Post Interface (HPI) Reference Guide (Rev. C)				2006/01/01
	アプリケーション・ノート	TMS320C6412 Hardware Designer's Resource Guide (Rev. A)				2005/10/21
	アプリケーション・ノート	Migrating from TMS320C64x to TMS320C64x+ (Rev. A)				2005/10/20
	ユーザー・ガイド	TMS320C6000 DSP Power-Down Logic and Modes Reference Guide (Rev. C)				2005/03/01
	アプリケーション・ノート	TMS320C6412 Power Consumption Summary (Rev. E)				2005/01/27
	ユーザー・ガイド	TMS320C6000 DSP 32-bit Timer Reference Guide (Rev. B)				2005/01/25
	アプリケーション・ノート	Use and Handling of Semiconductor Packages With ENIG Pad Finishes				2004/08/31
	ユーザー・ガイド	TMS320C6000 Chip Support Library API Reference Guide (Rev. J)				2004/08/13
	アプリケーション・ノート	TMS320C6000 Tools: Vector Table and Boot ROM Creation (Rev. D)				2004/04/26
	アプリケーション・ノート	TMS320C6000 Board Design: Considerations for Debug (Rev. C)				2004/04/21
	ユーザー・ガイド	TMS320C6000 DSP EMAC/MDIO Module Reference Guide (Rev. A)				2004/03/26
	ユーザー・ガイド	TMS320C6000 DSP General-Purpose Input/Output (GPIO) Reference Guide (Rev. A)				2004/03/25
	アプリケーション・ノート	TMS320C6000 McBSP Initialization (Rev. C)				2004/03/08
	アプリケーション・ノート	TMS320C64x EDMA Performance Data				2004/03/05
	アプリケーション・ノート	TMS320C6000 EDMA IO Scheduling and Performance				2004/03/05
	アプリケーション・ノート	TMS320C64x EDMA Architecture				2004/03/03
	アプリケーション・ノート	TMS320C64x DSP Peripheral Component Interconnect (PCI) Performance				2003/10/31
	アプリケーション・ノート	TMS320C64x DSP Host Port Interface (HPI) Performance				2003/10/24
	ユーザー・ガイド	TMS320C6000 DSP Designing for JTAG Emulation Reference Guide				2003/07/31
	ユーザー・ガイド	TMS320C6000 DSP Cache User's Guide (Rev. A)				2003/05/05
	アプリケーション・ノート	TMS320C6000 McBSP Interface to an ST-BUS Device (Rev. B)				2002/06/04
	アプリケーション・ノート	TMS320C6000 HPI to PCI Interfacing Using the PLX PCI9050 (Rev. C)				2002/04/17
	アプリケーション・ノート	TMS320C6000 Board Design for JTAG (Rev. C)				2002/04/02
	アプリケーション・ノート	TMS320C6000 EMIF to External Flash Memory (Rev. A)				2002/02/13
	アプリケーション・ノート	Cache Usage in High-Performance DSP Applications with the TMS320C64x				2001/12/13
	アプリケーション・ノート	Using a TMS320C6000 McBSP for Data Packing (Rev. A)				2001/10/31
	アプリケーション・ノート	TMS320C6000 Enhanced DMA: Example Applications (Rev. A)				2001/10/24
	アプリケーション・ノート	Interfacing theTMS320C6000 EMIFto a PCI Bus Using the AMCC S5933 PCI Controller (Rev. A)				2001/09/30
	アプリケーション・ノート	TMS320C6000 Host Port to MC68360 Interface (Rev. A)				2001/09/30
	アプリケーション・ノート	Using the TMS320C6000 McBSP as a High Speed Communication Port (Rev. A)				2001/08/31
	アプリケーション・ノート	TMS320C6000 Host Port to the i80960 Microprocessors Interface (Rev. A)				2001/08/31
	アプリケーション・ノート	TMS320C6000 EMIF to External Asynchronous SRAM Interface (Rev. A)				2001/08/31
	アプリケーション・ノート	TMS320C6000 System Clock Circuit Example (Rev. A)				2001/08/15
	アプリケーション・ノート	TMS320C6000 McBSP to Voice Band Audio Processor (VBAP) Interface (Rev. A)				2001/07/23
	アプリケーション・ノート	TMS320C6000 McBSP: AC'97 Codec Interface (TLV320AIC27) (Rev. A)				2001/07/10
	アプリケーション・ノート	TMS320C6000 McBSP: Interface to SPI ROM (Rev. C)				2001/06/30
	アプリケーション・ノート	TMS320C6000 Host Port to MPC860 Interface (Rev. A)				2001/06/21
	アプリケーション・ノート	TMS320C6000 McBSP: IOM-2 Interface (Rev. A)				2001/05/21
	ユーザー・ガイド	TMS320C64x Technical Overview (Rev. B)				2001/01/30
	アプリケーション・ノート	Circular Buffering on TMS320C6000 (Rev. A)				2000/09/12
	アプリケーション・ノート	TMS320C6000 McBSP as a TDM Highway (Rev. A)				2000/09/11
	アプリケーション・ノート	TMS320C6000 u-Law and a-Law Companding with Software or the McBSP				2000/02/02
	アプリケーション・ノート	General Guide to Implement Logarithmic and Exponential Operations on Fixed-Point				2000/01/31
	アプリケーション・ノート	TMS320C6000 C Compiler: C Implementation of Intrinsics				1999/12/07
	アプリケーション・ノート	TMS320C6000 McBSP: I2S Interface				1999/09/08

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

デバッグ・プローブ

TMDSEMU560V2STM-U — XDS560™ ソフトウェア v2 システムトレース USB デバッグプローブ

XDS560v2 は、XDS560™ デバッグプローブファミリの中で最高の性能を提供し、従来型の JTAG 規格（IEEE1149.1）と、cJTAG（IEEE1149.7）の両方をサポートしています。シリアルワイヤデバッグ (SWD) はサポートしていないことに注意してください。

すべての XDS デバッグプローブは、ETB（Embedded Trace Buffer、組込みトレースバッファ）搭載のすべての ARM と DSP プロセッサに対し、コアトレースとシステムトレースをサポートしています。ピンのトレースには、XDS560v2 PRO TRACE が必要です。

(...)

サポート対象の製品とハードウェア

在庫あり

制限：

ログインして注文する

lock

在庫を表示するには、ログインしてください。

??asset.out-of-stock-ti_ja_JP??

入手不可

デバッグ・プローブ

TMDSEMU560V2STM-UE — Spectrum Digital XDS560v2 システム・トレース USB およびイーサネット

The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

サポート対象の製品とハードウェア

在庫あり

制限：

ログインして注文する

lock

在庫を表示するには、ログインしてください。

??asset.out-of-stock-ti_ja_JP??

入手不可

デバッグ・プローブ

LB-3P-TRACE32-DSP — デジタル信号プロセッサ（DSP）用 Lauterbach TRACE32デバッグおよびトレースシステム

Lauterbach‘s TRACE32® tools are a suite of leading-edge hardware and software components that enables developers to analyze, optimize and certify all kinds of single- or multi-core Digital Signal processors (DSPs) which are a popular choice for audio and video processing as well as radar data (...)

購入先：Lauterbach GmbH

サポート対象の製品とハードウェア

オプションの表示

IDE (統合開発環境)、コンパイラ、またはデバッガ

CCSTUDIO — Code Composer Studio 統合開発環境（IDE）

CCStudio™ IDE is part of TI's extensive CCStudio™ development ecosystem and is an integrated development environment for TI's microcontrollers, processors, wireless connectivity devices, and radar sensors. CCStudio IDE is available as desktop or cloud-based applications. The cloud version (...)

サポート対象の製品とハードウェア

開始

ダウンロードオプション

ドライバまたはライブラリ

SPRC090 — Download TMS320C6000 Chip Support Library

チップサポートライブラリ (CSL) は、使いやすさ、各種 C6000 デバイス間の互換性確保、ハードウェアの抽象化を重視し、DSP のオンチップペリフェラルの構成と制御を目的とする API (アプリケーションプログラミングインターフェイス) を実装しています。このライブラリは開発環境の標準化と移植性を実現し、開発期間の短縮に貢献します。機能セクションに記載されている機能は、以下のデバイス専用にに設計されています：C6201, C6202, C6203, C6204, C6205, C6211, C6410, C6412, C6413, C6414, C6415, C6416, (...)

サポート対象の製品とハードウェア

ダウンロードオプション

ドライバまたはライブラリ

SPRC122 — C62x/C64x Fast Run-Time Support Library

C62x/64x FastRTS ライブラリは、最適化済みの浮動小数点関数ライブラリであり、TMS320C62x または TMS320C64x どちらかのデバイスを使用する C プログラマ向けです。これらのルーチンは通常、最適な実行速度を重視する演算集中型のリアルタイムアプリケーションで使用します。現行の浮動小数点ライブラリ (RTS) の関数を FastRTS ライブラリで置き換えると、既存のコードを書き換えずに実行速度を大幅に高速化することができます。

また、このリリースは、FastRTS ライブラリで使用できる一部の関数に対応する C の実装も収録しています。これらの C (...)

サポート対象の製品とハードウェア

ダウンロードオプション

ドライバまたはライブラリ

SPRC264 — TMS320C5000/6000 イメージライブラリ（IMGLIB）

C5000/6000 画像処理ライブラリ（IMGLIB）は、C言語プログラマ向けの最適化された画像/ビデオ処理関数ライブラリです。これは、計算負荷の高いリアルタイムアプリケーションで通常使用される、C言語から呼び出し可能な汎用の画像/動画処理ルーチンを含んでいます。これらのルーチンを使用することで、同等の標準ANSI C言語コードよりも高いパフォーマンスを実現できます。IMGLIBは、すぐに使えるDSP関数をソースコード付きで提供することで、アプリケーション開発期間を大幅に短縮できます。

ベンチマークを参照してください：各DSP コアのベンチマーク

サポート対象の製品とハードウェア

オプションの表示

ドライバまたはライブラリ

SPRC265 — TMS320C6000 DSP ライブラリ（DSPLIB）

TMS320C6000 Digital Signal Processor Library (DSPLIB) は、Cプログラマー向けのプラットフォーム最適化DSP関数ライブラリです。これは、計算集約的なリアルタイムアプリケーションで一般的に使用される、C言語から呼び出し可能な汎用信号処理ルーチンを含んでいます。これらのルーチンを使用することで、同等の標準ANSI C言語コードよりも高いパフォーマンスを実現できます。DSPLIBは、すぐに使えるDSP関数をソースコード付きで提供することで、アプリケーション開発期間を大幅に短縮できます。

ベンチマークを参照してください：各DSP コアのベンチマーク

サポート対象の製品とハードウェア

オプションの表示

ドライバまたはライブラリ

TELECOMLIB — テレコムおよびメディア向けライブラリ - FAXLIB、VoLIB および AEC/AER、TMS320C64x+ および TMS320C55x プロセッサ用

Voice Library - VoLIB provides components that, together, facilitate the development of the signal processing chain for Voice over IP applications such as infrastructure, enterprise, residential gateways and IP phones. Together with optimized implementations of ITU-T voice codecs, that can be (...)

サポート対象の製品とハードウェア

オプションの表示

ソフトウェア・コーデック

ADT-3P-DSPVOIPCODECS — Adaptive Digital Technologies 社の DSP VOIP、スピーチ / オーディオ・コーデック

Adaptive Digital is a developer of voice quality enhancement algorithms, and best-in-class acoustic echo cancellation software that work with TI DSPs. Adaptive Digital has extensive experience in the algorithm development, implementation, optimization and configuration tuning. They provide (...)

購入先：Adaptive Digital Technologies, Inc.

サポート対象の製品とハードウェア

オプションの表示

シミュレーション・モデル