製品詳細

この情報を表示することができません。次の製品をご覧ください。   データシート .
  • High-Performance Digital Media Processor (TMS320DM642)
    • 2-, 1.67-, 1.39-ns Instruction Cycle Time
    • 500-, 600-, 720-MHz Clock Rate
    • Eight 32-Bit Instructions/Cycle
    • 4000, 4800, 5760 MIPS
    • Fully Software-Compatible With C64x™
  • VelociTI.2™ Extensions to VelociTI™ Advanced Very-Long-Instruction-Word VLIW) TMS320C64x™ DSP Core
    • Eight Highly Independent Functional Units With VelociTI.2™ Extensions:
      • Six ALUs (32-/40-Bit), Each Supports Single 32-Bit, Dual 16-Bit, or Quad 8-Bit Arithmetic per Clock Cycle
      • Two Multipliers Support Four 16 x 16-Bit Multiplies (32-Bit Results) per Clock Cycle or Eight 8 x 8-Bit Multiplies (16-Bit Results) per Clock Cycle
    • Load-Store Architecture With Non-Aligned Support
    • 64 32-Bit General-Purpose Registers
    • Instruction Packing Reduces Code Size
    • All Instructions Conditional
  • Instruction Set Features
    • Byte-Addressable (8-/16-/32-/64-Bit Data)
    • 8-Bit Overflow Protection
    • Bit-Field Extract, Set, Clear
    • Normalization, Saturation, Bit-Counting
    • VelociTI.2™ Increased Orthogonality
  • L1/L2 Memory Architecture
    • 128K-Bit (16K-Byte) L1P Program Cache (Direct Mapped)
    • 128K-Bit (16K-Byte) L1D Data Cache (2-Way Set-Associative)
    • 2M-Bit (256K-Byte) L2 Unified Mapped RAM/Cache (Flexible RAM/Cache Allocation)
  • Endianess: Little Endian, Big Endian
  • 64-Bit External Memory Interface (EMIF)
    • Glueless Interface to Asynchronous Memories (SRAM and EPROM) and Synchronous Memories (SDRAM, SBSRAM, ZBT SRAM, and FIFO)
    • 1024M-Byte Total Addressable External Memory Space
  • Enhanced Direct-Memory-Access (EDMA) Controller (64 Independent Channels)
  • 10/100 Mb/s Ethernet MAC (EMAC)
    • IEEE 802.3 Compliant
    • Media Independent Interface (MII)
    • 8 Independent Transmit (TX) Channels and 1 Receive (RX) Channel
  • Management Data Input/Output (MDIO)
  • Three Configurable Video Ports
    • Providing a Glueless I/F to Common Video Decoder and Encoder Devices
    • Supports Multiple Resolutions and Video Standards
  • VCXO Interpolated Control Port (VIC)
    • Supports Audio/Video Synchronization
  • Host-Port Interface (HPI) [32-/16-Bit]
  • 32-Bit/66-MHz, 3.3-V Peripheral Component Interconnect (PCI) Master/Slave Interface Conforms to PCI Specification 2.2
  • Multichannel Audio Serial Port (McASP)
    • Eight Serial Data Pins
    • Wide Variety of I2S and Similar Bit Stream Format
    • Integrated Digital Audio I/F Transmitter Supports S/PDIF, IEC60958-1, AES-3, CP-430 Formats
  • Inter-Integrated Circuit (I2C) Bus™
  • Two Multichannel Buffered Serial Ports
  • Three 32-Bit General-Purpose Timers
  • Sixteen General-Purpose I/O (GPIO) Pins
  • Flexible PLL Clock Generator
  • IEEE-1149.1 (JTAG) Boundary-Scan-Compatible
  • 548-Pin Ball Grid Array (BGA) Package (GDK and ZDK Suffixes), 0.8-mm Ball Pitch
  • 548-Pin Ball Grid Array (BGA) Package (GNZ and ZNZ Suffixes), 1.0-mm Ball Pitch
  • 0.13-µm/6-Level Cu Metal Process (CMOS)
  • 3.3-V I/O, 1.2-V Internal (-500)
  • 3.3-V I/O, 1.4-V Internal (A-500, A-600, -600, -720)

C64x, VelociTI.2, VelociTI, and TMS320C64x are trademarks of Texas Instruments.
All trademarks are the property of their respective owners.
TMS320C6000, and C6000 are trademarks of Texas Instruments.
Windows is a registered trademark of the Microsoft Corporation.

  • High-Performance Digital Media Processor (TMS320DM642)
    • 2-, 1.67-, 1.39-ns Instruction Cycle Time
    • 500-, 600-, 720-MHz Clock Rate
    • Eight 32-Bit Instructions/Cycle
    • 4000, 4800, 5760 MIPS
    • Fully Software-Compatible With C64x™
  • VelociTI.2™ Extensions to VelociTI™ Advanced Very-Long-Instruction-Word VLIW) TMS320C64x™ DSP Core
    • Eight Highly Independent Functional Units With VelociTI.2™ Extensions:
      • Six ALUs (32-/40-Bit), Each Supports Single 32-Bit, Dual 16-Bit, or Quad 8-Bit Arithmetic per Clock Cycle
      • Two Multipliers Support Four 16 x 16-Bit Multiplies (32-Bit Results) per Clock Cycle or Eight 8 x 8-Bit Multiplies (16-Bit Results) per Clock Cycle
    • Load-Store Architecture With Non-Aligned Support
    • 64 32-Bit General-Purpose Registers
    • Instruction Packing Reduces Code Size
    • All Instructions Conditional
  • Instruction Set Features
    • Byte-Addressable (8-/16-/32-/64-Bit Data)
    • 8-Bit Overflow Protection
    • Bit-Field Extract, Set, Clear
    • Normalization, Saturation, Bit-Counting
    • VelociTI.2™ Increased Orthogonality
  • L1/L2 Memory Architecture
    • 128K-Bit (16K-Byte) L1P Program Cache (Direct Mapped)
    • 128K-Bit (16K-Byte) L1D Data Cache (2-Way Set-Associative)
    • 2M-Bit (256K-Byte) L2 Unified Mapped RAM/Cache (Flexible RAM/Cache Allocation)
  • Endianess: Little Endian, Big Endian
  • 64-Bit External Memory Interface (EMIF)
    • Glueless Interface to Asynchronous Memories (SRAM and EPROM) and Synchronous Memories (SDRAM, SBSRAM, ZBT SRAM, and FIFO)
    • 1024M-Byte Total Addressable External Memory Space
  • Enhanced Direct-Memory-Access (EDMA) Controller (64 Independent Channels)
  • 10/100 Mb/s Ethernet MAC (EMAC)
    • IEEE 802.3 Compliant
    • Media Independent Interface (MII)
    • 8 Independent Transmit (TX) Channels and 1 Receive (RX) Channel
  • Management Data Input/Output (MDIO)
  • Three Configurable Video Ports
    • Providing a Glueless I/F to Common Video Decoder and Encoder Devices
    • Supports Multiple Resolutions and Video Standards
  • VCXO Interpolated Control Port (VIC)
    • Supports Audio/Video Synchronization
  • Host-Port Interface (HPI) [32-/16-Bit]
  • 32-Bit/66-MHz, 3.3-V Peripheral Component Interconnect (PCI) Master/Slave Interface Conforms to PCI Specification 2.2
  • Multichannel Audio Serial Port (McASP)
    • Eight Serial Data Pins
    • Wide Variety of I2S and Similar Bit Stream Format
    • Integrated Digital Audio I/F Transmitter Supports S/PDIF, IEC60958-1, AES-3, CP-430 Formats
  • Inter-Integrated Circuit (I2C) Bus™
  • Two Multichannel Buffered Serial Ports
  • Three 32-Bit General-Purpose Timers
  • Sixteen General-Purpose I/O (GPIO) Pins
  • Flexible PLL Clock Generator
  • IEEE-1149.1 (JTAG) Boundary-Scan-Compatible
  • 548-Pin Ball Grid Array (BGA) Package (GDK and ZDK Suffixes), 0.8-mm Ball Pitch
  • 548-Pin Ball Grid Array (BGA) Package (GNZ and ZNZ Suffixes), 1.0-mm Ball Pitch
  • 0.13-µm/6-Level Cu Metal Process (CMOS)
  • 3.3-V I/O, 1.2-V Internal (-500)
  • 3.3-V I/O, 1.4-V Internal (A-500, A-600, -600, -720)

C64x, VelociTI.2, VelociTI, and TMS320C64x are trademarks of Texas Instruments.
All trademarks are the property of their respective owners.
TMS320C6000, and C6000 are trademarks of Texas Instruments.
Windows is a registered trademark of the Microsoft Corporation.

The TMS320C64x™ DSPs (including the TMS320DM642 device) are the highest-performance fixed-point DSP generation in the TMS320C6000™ DSP platform. The TMS320DM642 (DM642) device is based on the second-generation high-performance, advanced VelociTI™ very-long-instruction-word (VLIW) architecture (VelociTI.2™) developed by Texas Instruments (TI), making these DSPs an excellent choice for digital media applications. The C64x™ is a code-compatible member of the C6000™ DSP platform.

With performance of up to 5760 million instructions per second (MIPS) at a clock rate of 720 MHz, the DM642 device offers cost-effective solutions to high-performance DSP programming challenges. The DM642 DSP possesses the operational flexibility of high-speed controllers and the numerical capability of array processors. The C64x™ DSP core processor has 64 general-purpose registers of 32-bit word length and eight highly independent functional units-two multipliers for a 32-bit result and six arithmetic logic units (ALUs)- with VelociTI.2™ extensions. The VelociTI.2™ extensions in the eight functional units include new instructions to accelerate the performance in video and imaging applications and extend the parallelism of the VelociTI™ architecture. The DM642 can produce four 16-bit multiply-accumulates (MACs) per cycle for a total of 2880 million MACs per second (MMACS), or eight 8-bit MACs per cycle for a total of 5760 MMACS. The DM642 DSP also has application-specific hardware logic, on-chip memory, and additional on-chip peripherals similar to the other C6000™ DSP platform devices.

The DM642 uses a two-level cache-based architecture and has a powerful and diverse set of peripherals. The Level 1 program cache (L1P) is a 128-Kbit direct mapped cache and the Level 1 data cache (L1D) is a 128-Kbit 2-way set-associative cache. The Level 2 memory/cache (L2) consists of an 2-Mbit memory space that is shared between program and data space. L2 memory can be configured as mapped memory, cache, or combinations of the two. The peripheral set includes: three configurable video ports; a 10/100 Mb/s Ethernet MAC (EMAC); a management data input/output (MDIO) module; a VCXO interpolated control port (VIC); one multichannel buffered audio serial port (McASP0); an inter-integrated circuit (I2C) Bus module; two multichannel buffered serial ports (McBSPs); three 32-bit general-purpose timers; a user-configurable 16-bit or 32-bit host-port interface (HPI16/HPI32); a peripheral component interconnect (PCI); a 16-pin general-purpose input/output port (GP0) with programmable interrupt/event generation modes; and a 64-bit glueless external memory interface (EMIFA), which is capable of interfacing to synchronous and asynchronous memories and peripherals.

The DM642 device has three configurable video port peripherals (VP0, VP1, and VP2). These video port peripherals provide a glueless interface to common video decoder and encoder devices. The DM642 video port peripherals support multiple resolutions and video standards (e. g., CCIR601, ITU-BT.656, BT.1120, SMPTE 125M, 260M, 274M, and 296M).

These three video port peripherals are configurable and can support either video capture and/or video display modes. Each video port consists of two channels - A and B with a 5120-byte capture/display buffer that is splittable between the two channels.

For more details on the Video Port peripherals, see the TMS320C64x Video Port/VXCO Interpolated Control (VIC) Port Reference Guide (literature number SPRU629).

The McASP0 port supports one transmit and one receive clock zone, with eight serial data pins which can be individually allocated to any of the two zones. The serial port supports time-division multiplexing on each pin from 2 to 32 time slots. The DM642 has sufficient bandwidth to support all 8 serial data pins transmitting a 192-kHz stereo signal. Serial data in each zone may be transmitted and received on multiple serial data pins simultaneously and formatted in a multitude of variations on the Philips Inter-IC Sound (I2S) format.

In addition, the McASP0 transmitter may be programmed to output multiple S/PDIF, IEC60958, AES-3, CP-430 encoded data channels simultaneously, with a single RAM containing the full implementation of user data and channel status fields.

McASP0 also provides extensive error-checking and recovery features, such as the bad clock detection circuit for each high-frequency master clock which verifies that the master clock is within a programmed frequency range.

The VXCO interpolated control port (VIC) provides digital-to-analog conversion with resolution from 9-bits to up to 16-bits. The output of the VIC is a single bit interpolated D/A output. For more details on the VIC port, see the TMS320C64x Video Port/VXCO Interpolated Control (VIC) Port Reference Guide (literature number SPRU629).

The ethernet media access controller (EMAC) provides an efficient interface between the DM642 DSP core processor and the network. The DM642 EMAC support both 10Base-T and 100Base-TX, or 10 Mbits/second (Mbps) and 100 Mbps in either half- or full-duplex, with hardware flow control and quality of service (QOS) support. The DM642 EMAC makes use of a custom interface to the DSP core that allows efficient data transmission and reception. For more details on the EMAC, see the TMS320C6000 DSP Ethernet Media Access Controller (EMAC) / Management Data Input/Output (MDIO) Module Reference Guide (literature number SPRU628).

The management data input/output (MDIO) module continuously polls all 32 MDIO addresses in order to enumerate all PHY devices in the system. Once a PHY candidate has been selected by the DSP, the MDIO module transparently monitors its link state by reading the PHY status register. Link change events are stored in the MDIO module and can optionally interrupt the DSP, allowing the DSP to poll the link status of the device without continuously performing costly MDIO accesses. For more details on the MDIO, see the TMS320C6000 DSP Ethernet Media Access Controller (EMAC) / Management Data Input/Output (MDIO) Module Reference Guide (literature number SPRU628).

The I2C0 port on the TMS320DM642 allows the DSP to easily control peripheral devices, boot from a serial EEPROM, and communicate with a host processor. In addition, the standard multichannel buffered serial port (McBSP) may be used to communicate with serial peripheral interface (SPI) mode peripheral devices.

The TMS320C64x™ DSPs (including the TMS320DM642 device) are the highest-performance fixed-point DSP generation in the TMS320C6000™ DSP platform. The TMS320DM642 (DM642) device is based on the second-generation high-performance, advanced VelociTI™ very-long-instruction-word (VLIW) architecture (VelociTI.2™) developed by Texas Instruments (TI), making these DSPs an excellent choice for digital media applications. The C64x™ is a code-compatible member of the C6000™ DSP platform.

With performance of up to 5760 million instructions per second (MIPS) at a clock rate of 720 MHz, the DM642 device offers cost-effective solutions to high-performance DSP programming challenges. The DM642 DSP possesses the operational flexibility of high-speed controllers and the numerical capability of array processors. The C64x™ DSP core processor has 64 general-purpose registers of 32-bit word length and eight highly independent functional units-two multipliers for a 32-bit result and six arithmetic logic units (ALUs)- with VelociTI.2™ extensions. The VelociTI.2™ extensions in the eight functional units include new instructions to accelerate the performance in video and imaging applications and extend the parallelism of the VelociTI™ architecture. The DM642 can produce four 16-bit multiply-accumulates (MACs) per cycle for a total of 2880 million MACs per second (MMACS), or eight 8-bit MACs per cycle for a total of 5760 MMACS. The DM642 DSP also has application-specific hardware logic, on-chip memory, and additional on-chip peripherals similar to the other C6000™ DSP platform devices.

The DM642 uses a two-level cache-based architecture and has a powerful and diverse set of peripherals. The Level 1 program cache (L1P) is a 128-Kbit direct mapped cache and the Level 1 data cache (L1D) is a 128-Kbit 2-way set-associative cache. The Level 2 memory/cache (L2) consists of an 2-Mbit memory space that is shared between program and data space. L2 memory can be configured as mapped memory, cache, or combinations of the two. The peripheral set includes: three configurable video ports; a 10/100 Mb/s Ethernet MAC (EMAC); a management data input/output (MDIO) module; a VCXO interpolated control port (VIC); one multichannel buffered audio serial port (McASP0); an inter-integrated circuit (I2C) Bus module; two multichannel buffered serial ports (McBSPs); three 32-bit general-purpose timers; a user-configurable 16-bit or 32-bit host-port interface (HPI16/HPI32); a peripheral component interconnect (PCI); a 16-pin general-purpose input/output port (GP0) with programmable interrupt/event generation modes; and a 64-bit glueless external memory interface (EMIFA), which is capable of interfacing to synchronous and asynchronous memories and peripherals.

The DM642 device has three configurable video port peripherals (VP0, VP1, and VP2). These video port peripherals provide a glueless interface to common video decoder and encoder devices. The DM642 video port peripherals support multiple resolutions and video standards (e. g., CCIR601, ITU-BT.656, BT.1120, SMPTE 125M, 260M, 274M, and 296M).

These three video port peripherals are configurable and can support either video capture and/or video display modes. Each video port consists of two channels - A and B with a 5120-byte capture/display buffer that is splittable between the two channels.

For more details on the Video Port peripherals, see the TMS320C64x Video Port/VXCO Interpolated Control (VIC) Port Reference Guide (literature number SPRU629).

The McASP0 port supports one transmit and one receive clock zone, with eight serial data pins which can be individually allocated to any of the two zones. The serial port supports time-division multiplexing on each pin from 2 to 32 time slots. The DM642 has sufficient bandwidth to support all 8 serial data pins transmitting a 192-kHz stereo signal. Serial data in each zone may be transmitted and received on multiple serial data pins simultaneously and formatted in a multitude of variations on the Philips Inter-IC Sound (I2S) format.

In addition, the McASP0 transmitter may be programmed to output multiple S/PDIF, IEC60958, AES-3, CP-430 encoded data channels simultaneously, with a single RAM containing the full implementation of user data and channel status fields.

McASP0 also provides extensive error-checking and recovery features, such as the bad clock detection circuit for each high-frequency master clock which verifies that the master clock is within a programmed frequency range.

The VXCO interpolated control port (VIC) provides digital-to-analog conversion with resolution from 9-bits to up to 16-bits. The output of the VIC is a single bit interpolated D/A output. For more details on the VIC port, see the TMS320C64x Video Port/VXCO Interpolated Control (VIC) Port Reference Guide (literature number SPRU629).

The ethernet media access controller (EMAC) provides an efficient interface between the DM642 DSP core processor and the network. The DM642 EMAC support both 10Base-T and 100Base-TX, or 10 Mbits/second (Mbps) and 100 Mbps in either half- or full-duplex, with hardware flow control and quality of service (QOS) support. The DM642 EMAC makes use of a custom interface to the DSP core that allows efficient data transmission and reception. For more details on the EMAC, see the TMS320C6000 DSP Ethernet Media Access Controller (EMAC) / Management Data Input/Output (MDIO) Module Reference Guide (literature number SPRU628).

The management data input/output (MDIO) module continuously polls all 32 MDIO addresses in order to enumerate all PHY devices in the system. Once a PHY candidate has been selected by the DSP, the MDIO module transparently monitors its link state by reading the PHY status register. Link change events are stored in the MDIO module and can optionally interrupt the DSP, allowing the DSP to poll the link status of the device without continuously performing costly MDIO accesses. For more details on the MDIO, see the TMS320C6000 DSP Ethernet Media Access Controller (EMAC) / Management Data Input/Output (MDIO) Module Reference Guide (literature number SPRU628).

The I2C0 port on the TMS320DM642 allows the DSP to easily control peripheral devices, boot from a serial EEPROM, and communicate with a host processor. In addition, the standard multichannel buffered serial port (McBSP) may be used to communicate with serial peripheral interface (SPI) mode peripheral devices.

ダウンロード

Other devices and data sheet

This data sheet applies to both  TMS320DM642 and  TMS320DM642Q

技術資料

star = TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
102 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート TMS320DM642 Video/Imaging Fixed-Point Digital Signal Processor データシート (Rev. N) 2010年 10月 12日
* エラッタ TMS320DM642 DSP Silicon Errata, Silicon Revisions 2.0, 1.2, 1.1, 1.0 (Rev. K) 2010年 2月 4日
技術記事 Difficult to see. Always in motion is the future 2016年 1月 4日
技術記事 Announcing the new entry-level Sitara processor 2015年 12月 9日
技術記事 Automotive Surround View Technology trends 2015年 8月 31日
技術記事 Where are DSPs used? What makes them so good at math? How do they work with Open APIs? 2015年 8月 6日
ユーザー・ガイド Emulation and Trace Headers Technical Reference Manual (Rev. I) 2012年 8月 9日
ユーザー・ガイド TMS320C64x DSP Video Port/ VCXO Interpolated Control (VIC) Port Reference Guide (Rev. G) 2010年 11月 12日
ユーザー・ガイド TMS320C64x/C64x+ DSP CPU and Instruction Set Reference Guide (Rev. J) 2010年 7月 30日
アプリケーション・ノート Interfacing a CMOS Sensor to the TMS320DM642 Using Raw Capture Mode (Rev. A) 2010年 1月 27日
ユーザー・ガイド TMS320C6000 DSP Peripherals Overview Reference Guide (Rev. Q) 2009年 7月 2日
ユーザー・ガイド TMS320C6000 DSP Multichannel Audio Serial Port (McASP) Reference Guide (Rev. J) 2008年 11月 20日
その他の技術資料 TMS320C6000 高性能 DSP シリーズ プロダクト・ブリテン (Rev. B 翻訳版) 2008年 11月 17日
アプリケーション・ノート TMS320DM642 to TMS32DM6467 Migration 2008年 11月 17日
アプリケーション・ノート Software Migration From TMS320DM642 to TMS320DM648/DM6437 2008年 8月 19日
アプリケーション・ノート TMS320DM64xx、TMS320DM64x、および TMS320C6000 デバイスにおける熱考察 英語版をダウンロード 2008年 5月 5日
アプリケーション・ノート TMS320C6000 EMIF-to-External SDRAM Interface (Rev. E) 2007年 9月 4日
アプリケーション・ノート TMS320DM642 to TMS320DM6437 Migration Guide 2007年 6月 29日
アプリケーション・ノート Migrating from TMS320DM642/3/1/0 to the TMS320DM648/7 Device 2007年 6月 7日
ユーザー・ガイド TMS320C6000 DSP External Memory Interface (EMIF) Reference Guide (Rev. E) 2007年 4月 11日
その他の技術資料 TMS320C6000 DSP TCP/IP Stack Software (Rev. C) 2007年 4月 4日
ユーザー・ガイド TMS320C6000 DSP Inter-Integrated Circuit (I2C) Module Reference Guide (Rev. D) 2007年 3月 26日
ユーザー・ガイド TMS320C6000 DSP Peripheral Component Interconnect (PCI) Reference Guide (Rev. C) 2007年 1月 25日
ユーザー・ガイド TMS320C6000 DSP Multichannel Buffered Serial Port ( McBSP) Reference Guide (Rev. G) 2006年 12月 14日
ユーザー・ガイド TMS320C6000 DSP Enhanced Direct Memory Access (EDMA) Controller Reference Guide (Rev. C) 2006年 11月 15日
ユーザー・ガイド TMS320C6000 DSP マルチチャネル・オーディオ・シリアル・ポート(McASP) リファレンス・ガイド (Rev. G 翻訳版) 最新の英語版をダウンロード (Rev.J) 2006年 11月 6日
ユーザー・ガイド TMS320C64x DSP ビデオ・ポート/ VCXO 補間制御(VIC)ポート リファレンス・ガイド (Rev. E 翻訳版) 最新の英語版をダウンロード (Rev.G) 2006年 11月 6日
ユーザー・ガイド TMS320C6000 DSP PCI リファレンス・ガイド (Rev. B 翻訳版) 最新の英語版をダウンロード (Rev.C) 2006年 11月 6日
ユーザー・ガイド TMS320C64x DSP 2 レベル 内部メモリ リファレンス・ガイド (Rev. B 翻訳版) 最新の英語版をダウンロード (Rev.C) 2006年 11月 6日
ユーザー・ガイド TMS320C6000 DSP HPI リファレンス・ガイド (Rev. B 翻訳版) 最新の英語版をダウンロード (Rev.C) 2006年 11月 6日
アプリケーション・ノート IBISモデルを使用したタイミング解析 (Rev. A 翻訳版) 英語版をダウンロード (Rev.A) 2006年 11月 6日
ユーザー・ガイド TMS320C6000 DSP エンハンスト・ダイレクト・メモリ・アクセス (EDMA) コントローラ (Rev. B 翻訳版) 最新の英語版をダウンロード (Rev.C) 2006年 11月 6日
ユーザー・ガイド TMS320C64x DSP Two Level Internal Memory Reference Guide (Rev. C) 2006年 2月 28日
ユーザー・ガイド TMS320C6000 DSP Host-Post Interface (HPI) Reference Guide (Rev. C) 2006年 1月 1日
アプリケーション・ノート TMS320DM642 Hardware Designer's Resource Guide (Rev. A) 2005年 10月 25日
アプリケーション・ノート TMS320C64x to TMS320C64x+ CPU Migration Guide (Rev. A) 2005年 10月 20日
その他の技術資料 TMS320DM64x Digital Media Processors - Product Bulletin (Rev. C) 2005年 8月 30日
ユーザー・ガイド TMS320C6000 DSP Power-Down Logic and Modes Reference Guide (Rev. C) 2005年 3月 1日
アプリケーション・ノート TMS320DM64x Power Consumption Summary (Rev. F) 2005年 2月 18日
ユーザー・ガイド TMS320C6000 DSP 32-bit Timer Reference Guide (Rev. B) 2005年 1月 25日
アプリケーション・ノート Video Scaling Example on the DM642 EVM 2004年 9月 27日
アプリケーション・ノート Driver Examples on the DM642 EVM (Rev. A) 2004年 8月 31日
アプリケーション・ノート Use and Handling of Semiconductor Packages With ENIG Pad Finishes 2004年 8月 31日
ユーザー・ガイド TMS320C6000 Chip Support Library API Reference Guide (Rev. J) 2004年 8月 13日
アプリケーション・ノート JPEG Motion on the DM642 EVM (Rev. A) 2004年 7月 16日
アプリケーション・ノート JPEG Netcam on the DM642 EVM (Rev. A) 2004年 7月 16日
アプリケーション・ノート JPEG Netcam2 on the DM642 EVM (Rev. A) 2004年 7月 16日
アプリケーション・ノート JPEG Network on the DM642 EVM (Rev. A) 2004年 7月 16日
アプリケーション・ノート The TMS320DM642 Video Port Mini-Driver for TVP5146 and TVP5150 decoder 2004年 7月 16日
アプリケーション・ノート High Resolution Video Using the DM642 DSP and the THS8200 Driver (Rev. A) 2004年 5月 3日
アプリケーション・ノート Interfacing an LCD Controller to a DM642 Video Port (Rev. B) 2004年 5月 3日
アプリケーション・ノート TMS320C6000 Tools: Vector Table and Boot ROM Creation (Rev. D) 2004年 4月 26日
アプリケーション・ノート TMS320C6000 Board Design: Considerations for Debug (Rev. C) 2004年 4月 21日
ユーザー・ガイド TMS320C6000 DSP EMAC/MDIO Module Reference Guide (Rev. A) 2004年 3月 26日
ユーザー・ガイド TMS320C6000 DSP General-Purpose Input/Output (GPIO) Reference Guide (Rev. A) 2004年 3月 25日
アプリケーション・ノート TMS320C6000 McBSP Initialization (Rev. C) 2004年 3月 8日
アプリケーション・ノート TMS320C6000 EDMA IO Scheduling and Performance 2004年 3月 5日
その他の技術資料 Video/Imaging Benchmarks (Rev. A) 2004年 3月 1日
その他の技術資料 Video Security over IP (VSIP) Development Platform Product Bulletin 2003年 11月 5日
アプリケーション・ノート On-Screen-Display Driver Examples For DM642 EVM Demo Software Release Report 2003年 10月 14日
アプリケーション・ノート Adapting the SPRA904 Motion Detection Application Report to the DM642 EVM 2003年 10月 10日
アプリケーション・ノート An Audio Example Using Reference Frameworks on the DM642 EVM 2003年 8月 31日
アプリケーション・ノート Audio Demonstration on the DM642 EVM 2003年 8月 31日
アプリケーション・ノート Audio Echo on the DM642 EVM 2003年 8月 31日
アプリケーション・ノート H.263 Loop Back on the DM642 EVM 2003年 8月 31日
アプリケーション・ノート JPEG Loop Back on the DM642 EVM 2003年 8月 31日
アプリケーション・ノート MPEG-2 Encoder on the DM642 EVM 2003年 8月 31日
アプリケーション・ノート MPEG-2 High Definition Decoder on the DM642 EVM 2003年 8月 31日
アプリケーション・ノート MPEG-2 Loop Back on the DM642 EVM 2003年 8月 31日
アプリケーション・ノート The TMS320DM642 Video Port Mini-Driver (Rev. A) 2003年 8月 14日
ユーザー・ガイド TMS320C6000 DSP Designing for JTAG Emulation Reference Guide 2003年 7月 31日
その他の技術資料 TMS320DM64x Digital Media Development Tools Product Bulletin 2003年 7月 31日
アプリケーション・ノート A DSP/BIOS AIC23 Codec Device Driver for the TMS320DM642 EVM 2003年 6月 30日
EVM ユーザー ガイド (英語) TMS320DM642 EVM OSD FPGA User's Guide 2003年 6月 26日
アプリケーション・ノート TMS320DM642 EVM Daughtercard Specification Revision 1.0 2003年 6月 25日
ユーザー・ガイド TMS320C6000 DSP Cache User's Guide (Rev. A) 2003年 5月 5日
ユーザー・ガイド TMS320DM642 Technical Overview 2002年 9月 13日
アプリケーション・ノート TMS320C6000 McBSP Interface to an ST-BUS Device (Rev. B) 2002年 6月 4日
アプリケーション・ノート TMS320C6000 HPI to PCI Interfacing Using the PLX PCI9050 (Rev. C) 2002年 4月 17日
アプリケーション・ノート TMS320C6000 Board Design for JTAG (Rev. C) 2002年 4月 2日
アプリケーション・ノート TMS320C6000 EMIF to External Flash Memory (Rev. A) 2002年 2月 13日
アプリケーション・ノート Cache Usage in High-Performance DSP Applications with the TMS320C64x 2001年 12月 13日
アプリケーション・ノート Using a TMS320C6000 McBSP for Data Packing (Rev. A) 2001年 10月 31日
アプリケーション・ノート TMS320C6000 Enhanced DMA: Example Applications (Rev. A) 2001年 10月 24日
アプリケーション・ノート Interfacing theTMS320C6000 EMIFto a PCI Bus Using the AMCC S5933 PCI Controller (Rev. A) 2001年 9月 30日
アプリケーション・ノート TMS320C6000 Host Port to MC68360 Interface (Rev. A) 2001年 9月 30日
アプリケーション・ノート TMS320C6000 EMIF to External Asynchronous SRAM Interface (Rev. A) 2001年 8月 31日
アプリケーション・ノート TMS320C6000 Host Port to the i80960 Microprocessors Interface (Rev. A) 2001年 8月 31日
アプリケーション・ノート Using the TMS320C6000 McBSP as a High Speed Communication Port (Rev. A) 2001年 8月 31日
アプリケーション・ノート TMS320C6000 System Clock Circuit Example (Rev. A) 2001年 8月 15日
アプリケーション・ノート TMS320C6000 McBSP to Voice Band Audio Processor (VBAP) Interface (Rev. A) 2001年 7月 23日
アプリケーション・ノート TMS320C6000 McBSP: AC'97 Codec Interface (TLV320AIC27) (Rev. A) 2001年 7月 10日
アプリケーション・ノート TMS320C6000 McBSP: Interface to SPI ROM (Rev. C) 2001年 6月 30日
アプリケーション・ノート TMS320C6000 Host Port to MPC860 Interface (Rev. A) 2001年 6月 21日
アプリケーション・ノート TMS320C6000 McBSP: IOM-2 Interface (Rev. A) 2001年 5月 21日
ユーザー・ガイド TMS320C64x Technical Overview (Rev. B) 2001年 1月 30日
アプリケーション・ノート Circular Buffering on TMS320C6000 (Rev. A) 2000年 9月 12日
アプリケーション・ノート TMS320C6000 McBSP as a TDM Highway (Rev. A) 2000年 9月 11日
アプリケーション・ノート TMS320C6000 u-Law and a-Law Companding with Software or the McBSP 2000年 2月 2日
アプリケーション・ノート General Guide to Implement Logarithmic and Exponential Operations on Fixed-Point 2000年 1月 31日
アプリケーション・ノート TMS320C6000 C Compiler: C Implementation of Intrinsics 1999年 12月 7日
アプリケーション・ノート TMS320C6000 McBSP: I2S Interface 1999年 9月 8日

設計および開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

デバッグ・プローブ

TMDSEMU200-U — Spectrum Digital XDS200 USB エミュレータ

Spectrum Digital XDS200 は、TI のプロセッサを対象とする最新の XDS200 デバッグ・プローブ(エミュレータ)ファミリの最初のモデルです。XDS200 ファミリは、超低コストの XDS100 と高性能の XDS560v2 の間で、低コストと高性能の最適バランスを実現します。また、すべての XDS デバッグ・プローブは、ETB(Embedded Trace Buffer、組込みトレース・バッファ)を搭載したすべての ARM と DSP プロセッサに対し、コア・トレースとシステム・トレースをサポートしています。

Spectrum Digital XDS200 は、TI (...)

TI.com で取り扱いなし
デバッグ・プローブ

TMDSEMU560V2STM-U — Blackhawk XDS560v2 システム・トレース USB エミュレータ

The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

TI.com で取り扱いなし
デバッグ・プローブ

TMDSEMU560V2STM-UE — Spectrum Digital XDS560v2 システム・トレース USB およびイーサネット

The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

TI.com で取り扱いなし
ドライバまたはライブラリ

FAXLIB C66x、C64x+、および C55x プロセッサ用 FAX ライブラリ(FAXLIB)

Voice Library - VoLIB provides components that, together, facilitate the development of the signal processing chain for Voice over IP applications such as infrastructure, enterprise, residential gateways and IP phones. Together with optimized implementations of ITU-T voice codecs, that can be (...)

サポートされている製品とハードウェア

サポートされている製品とハードウェア

製品
Arm ベースのプロセッサ
66AK2G12 1 個の Arm A15 コアと 1 個の C66x DSP コア搭載、高性能マルチコア DSP+Arm
デジタル信号プロセッサ (DSP)
DM505 15mm パッケージ封止、ビジョン分析向け SoC SM320C6201-EP エンハンスド製品、C6201 固定小数点 DSP SM320C6415 ミリタリー・グレード、C64x 固定小数点 DSP SM320C6415-EP エンハンスド製品、C6415 固定小数点 DSP SM320C6424-EP エンハンスド製品、C6424 固定小数点 DSP SM320C6455-EP エンハンスド製品、C6455 の固定小数点 DSP SM320C6472-HIREL 高信頼性製品、6 コア C6472 固定小数点 DSP SM320C6678-HIREL 高信頼性製品、高性能 8 コア C6678 固定小数点 / 浮動小数点 DSP SM320C6701 ミリタリー・アプリケーション向け、シングル・コア C67x 浮動小数点 DSP - 最大 167MHz SM320C6701-EP エンハンスド製品、C6701 浮動小数点 DSP SM320C6711D-EP エンハンスド製品、C6711D 浮動小数点 DSP SM320C6712D-EP エンハンスド製品、C6712D DSP SM320C6713B-EP エンハンスド製品、C6713 浮動小数点 DSP SM320C6727B ミリタリー・グレード C6727B 浮動小数点 DSP SM320C6727B-EP エンハンスド製品、C6727 浮動小数点 DSP SM320DM642-HIREL 高信頼性製品、デジタル・メディア DM642 DSP SM32C6416T-EP エンハンスド製品、C6416T 固定小数点 DSP SMJ320C6201B ミリタリー、固定小数点デジタル・シグナル・プロセッサ SMJ320C6203 ミリタリー・グレード C62x 固定小数点 DSP - セラミック・パッケージ SMJ320C6415 ミリタリー・グレード C64x 固定小数点 DSP - セラミック・パッケージ SMJ320C6701 ミリタリー・グレード C67x 浮動小数点 DSP - セラミック・パッケージ SMJ320C6701-SP 宇宙グレード C6701 浮動小数点 DSP - セラミック・パッケージ封止、耐放射線特性 Class V SMV320C6727B-SP 宇宙グレード C6727B 浮動小数点 DSP - セラミック・パッケージ封止、耐放射線特性 Class V TMS320C5517 低消費電力 C55x 固定小数点 DSP - 最大 200MHz、USB と LCD インターフェイスと FFT HWA と SAR ADC 搭載 TMS320C5532 低消費電力 C55x 固定小数点 DSP - 最大 100MHz TMS320C5533 低消費電力 C55x 固定小数点 DSP - 最大 100MHz、USB 搭載 TMS320C5534 低消費電力 C55x 固定小数点 DSP - 最大 100MHz、USB と LCD インターフェイス搭載 TMS320C5535 低消費電力 C55x 固定小数点 DSP - 最大 100MHz、USB と LCD インターフェイスと FFT HWA と SAR ADC 搭載 TMS320C6201 固定小数点デジタル・シグナル・プロセッサ TMS320C6202 固定小数点デジタル・シグナル・プロセッサ TMS320C6202B C62x 固定小数点 DSP - 最大 300MHz、384KB TMS320C6203B C62x 固定小数点 DSP - 最大 300MHz、896KB TMS320C6204 固定小数点デジタル・シグナル・プロセッサ TMS320C6205 固定小数点デジタル・シグナル・プロセッサ TMS320C6211B C62x 固定小数点 DSP - 最大 167MHz TMS320C6411 C64x 固定小数点 DSP - 最大 300MHz、McBSP TMS320C6414 C64x 固定小数点 DSP - 最大 720MHz、McBSP 搭載 TMS320C6415 C64x 固定小数点 DSP - 最大 720MHz、McBSP と PCI 搭載 TMS320C6416 C64x 固定小数点 DSP - 最大 720MHz、McBSP と PCI と VCP/TCP 搭載 TMS320C6421Q C64x+ 固定小数点 DSP - 最大 600MHz、8 ビット EMIFA (非同期 EMIF) と 16 ビット DDR2 搭載 TMS320C6424Q C64x+ 固定小数点 DSP - 最大 600MHz、16/8 ビット EMIFA (非同期 EMIF) と 32/16 ビット DDR2 搭載 TMS320C6454 C64x+ 固定小数点 DSP - 最大 1GHz、64 ビット EMIFA (非同期 EMIF) と 32/16 ビット DDR2 と 1Gbps イーサネット搭載 TMS320C6457 通信インフラ・デジタル・シグナル・プロセッサ TMS320C6701 C67x 浮動小数点 DSP - 最大 167MHz、McBSP 搭載 TMS320C6711D C67x 浮動小数点 DSP - 最大 250MHz、McBSP と 32 ビット EMIFA (非同期 EMIF) 搭載 TMS320C6712D C67x 浮動小数点 DSP - 最大 150MHz、McBSP と 16 ビット EMIFA (非同期 EMIF) 搭載 TMS320C6720 C67x 浮動小数点 DSP - 200MHz、McASP と 16 ビット EMIFA (非同期 EMIF) 搭載 TMS320C6722B C67x 浮動小数点 DSP - 最大 250MHz、McASP と 16 ビット EMIFA (非同期 EMIF) 搭載 TMS320C6726B C67x 浮動小数点 DSP - 最大 266MHz、McASP と 16 ビット EMIFA (非同期 EMIF) 搭載 TMS320C6727 C67x 浮動小数点 DSP - 最大 250MHz、McASP と 32 ビット EMIFA (非同期 EMIF) 搭載 TMS320C6727B C67x 浮動小数点 DSP - 最大 350MHz、McASP と 32 ビット EMIFA (非同期 EMIF) 搭載 TMS320C6743 低消費電力 C674x 浮動小数点 DSP - 375MHz TMS320C6745 低消費電力 C674x 浮動小数点 DSP - 456MHz、QFP 封止 TMS320C6747 低消費電力 C674x 浮動小数点 DSP - 456MHz、PBGA 封止 TMS320DM642Q ビデオ / 画像処理向け固定小数点デジタル・シグナル・プロセッサ TMS320DM6431Q 最大 2400MIPS、300MHz クロック・レート、デジタル・メディア・プロセッサ TMS320DM6435Q 最大 4800MIPS、600MHz クロック・レート、1 x McASP、1 x McBSP 搭載、デジタル・メディア・プロセッサ TMS320DM6437Q 最大 4800MIPS、600MHz クロック・レート、1 x McASP、2 x McBSP 搭載、デジタル・メディア・プロセッサ TMS320DM6441 DaVinci デジタル・メディア・システムオンチップ TMS320DM6467T デジタル・メディア・システムオンチップ TMS320DM647 デジタル・メディア・プロセッサ
ダウンロードオプション
ドライバまたはライブラリ

AEC-AER アコースティック・エコー・キャンセレーション/除去、TI C64x+、C674x、C55x および Cortex(tm)A8 プロセッサ用 - 現在即時入手可能

Voice Library - VoLIB provides components that, together, facilitate the development of the signal processing chain for Voice over IP applications such as infrastructure, enterprise, residential gateways and IP phones. Together with optimized implementations of ITU-T voice codecs, that can be (...)

サポートされている製品とハードウェア

サポートされている製品とハードウェア

製品
Arm ベースのプロセッサ
66AK2G12 1 個の Arm A15 コアと 1 個の C66x DSP コア搭載、高性能マルチコア DSP+Arm
デジタル信号プロセッサ (DSP)
DM505 15mm パッケージ封止、ビジョン分析向け SoC SM320C6201-EP エンハンスド製品、C6201 固定小数点 DSP SM320C6415 ミリタリー・グレード、C64x 固定小数点 DSP SM320C6415-EP エンハンスド製品、C6415 固定小数点 DSP SM320C6424-EP エンハンスド製品、C6424 固定小数点 DSP SM320C6455-EP エンハンスド製品、C6455 の固定小数点 DSP SM320C6472-HIREL 高信頼性製品、6 コア C6472 固定小数点 DSP SM320C6678-HIREL 高信頼性製品、高性能 8 コア C6678 固定小数点 / 浮動小数点 DSP SM320C6701 ミリタリー・アプリケーション向け、シングル・コア C67x 浮動小数点 DSP - 最大 167MHz SM320C6701-EP エンハンスド製品、C6701 浮動小数点 DSP SM320C6711D-EP エンハンスド製品、C6711D 浮動小数点 DSP SM320C6712D-EP エンハンスド製品、C6712D DSP SM320C6713B-EP エンハンスド製品、C6713 浮動小数点 DSP SM320C6727B ミリタリー・グレード C6727B 浮動小数点 DSP SM320C6727B-EP エンハンスド製品、C6727 浮動小数点 DSP SM320DM642-HIREL 高信頼性製品、デジタル・メディア DM642 DSP SM32C6416T-EP エンハンスド製品、C6416T 固定小数点 DSP SMJ320C6201B ミリタリー、固定小数点デジタル・シグナル・プロセッサ SMJ320C6203 ミリタリー・グレード C62x 固定小数点 DSP - セラミック・パッケージ SMJ320C6415 ミリタリー・グレード C64x 固定小数点 DSP - セラミック・パッケージ SMJ320C6701 ミリタリー・グレード C67x 浮動小数点 DSP - セラミック・パッケージ SMJ320C6701-SP 宇宙グレード C6701 浮動小数点 DSP - セラミック・パッケージ封止、耐放射線特性 Class V SMV320C6727B-SP 宇宙グレード C6727B 浮動小数点 DSP - セラミック・パッケージ封止、耐放射線特性 Class V TMS320C5517 低消費電力 C55x 固定小数点 DSP - 最大 200MHz、USB と LCD インターフェイスと FFT HWA と SAR ADC 搭載 TMS320C5532 低消費電力 C55x 固定小数点 DSP - 最大 100MHz TMS320C5533 低消費電力 C55x 固定小数点 DSP - 最大 100MHz、USB 搭載 TMS320C5534 低消費電力 C55x 固定小数点 DSP - 最大 100MHz、USB と LCD インターフェイス搭載 TMS320C5535 低消費電力 C55x 固定小数点 DSP - 最大 100MHz、USB と LCD インターフェイスと FFT HWA と SAR ADC 搭載 TMS320C6201 固定小数点デジタル・シグナル・プロセッサ TMS320C6202 固定小数点デジタル・シグナル・プロセッサ TMS320C6202B C62x 固定小数点 DSP - 最大 300MHz、384KB TMS320C6203B C62x 固定小数点 DSP - 最大 300MHz、896KB TMS320C6204 固定小数点デジタル・シグナル・プロセッサ TMS320C6205 固定小数点デジタル・シグナル・プロセッサ TMS320C6211B C62x 固定小数点 DSP - 最大 167MHz TMS320C6411 C64x 固定小数点 DSP - 最大 300MHz、McBSP TMS320C6414 C64x 固定小数点 DSP - 最大 720MHz、McBSP 搭載 TMS320C6415 C64x 固定小数点 DSP - 最大 720MHz、McBSP と PCI 搭載 TMS320C6416 C64x 固定小数点 DSP - 最大 720MHz、McBSP と PCI と VCP/TCP 搭載 TMS320C6421Q C64x+ 固定小数点 DSP - 最大 600MHz、8 ビット EMIFA (非同期 EMIF) と 16 ビット DDR2 搭載 TMS320C6424Q C64x+ 固定小数点 DSP - 最大 600MHz、16/8 ビット EMIFA (非同期 EMIF) と 32/16 ビット DDR2 搭載 TMS320C6454 C64x+ 固定小数点 DSP - 最大 1GHz、64 ビット EMIFA (非同期 EMIF) と 32/16 ビット DDR2 と 1Gbps イーサネット搭載 TMS320C6457 通信インフラ・デジタル・シグナル・プロセッサ TMS320C6701 C67x 浮動小数点 DSP - 最大 167MHz、McBSP 搭載 TMS320C6711D C67x 浮動小数点 DSP - 最大 250MHz、McBSP と 32 ビット EMIFA (非同期 EMIF) 搭載 TMS320C6712D C67x 浮動小数点 DSP - 最大 150MHz、McBSP と 16 ビット EMIFA (非同期 EMIF) 搭載 TMS320C6720 C67x 浮動小数点 DSP - 200MHz、McASP と 16 ビット EMIFA (非同期 EMIF) 搭載 TMS320C6722B C67x 浮動小数点 DSP - 最大 250MHz、McASP と 16 ビット EMIFA (非同期 EMIF) 搭載 TMS320C6726B C67x 浮動小数点 DSP - 最大 266MHz、McASP と 16 ビット EMIFA (非同期 EMIF) 搭載 TMS320C6727 C67x 浮動小数点 DSP - 最大 250MHz、McASP と 32 ビット EMIFA (非同期 EMIF) 搭載 TMS320C6727B C67x 浮動小数点 DSP - 最大 350MHz、McASP と 32 ビット EMIFA (非同期 EMIF) 搭載 TMS320C6743 低消費電力 C674x 浮動小数点 DSP - 375MHz TMS320C6745 低消費電力 C674x 浮動小数点 DSP - 456MHz、QFP 封止 TMS320C6747 低消費電力 C674x 浮動小数点 DSP - 456MHz、PBGA 封止 TMS320DM642Q ビデオ / 画像処理向け固定小数点デジタル・シグナル・プロセッサ TMS320DM6431Q 最大 2400MIPS、300MHz クロック・レート、デジタル・メディア・プロセッサ TMS320DM6435Q 最大 4800MIPS、600MHz クロック・レート、1 x McASP、1 x McBSP 搭載、デジタル・メディア・プロセッサ TMS320DM6437Q 最大 4800MIPS、600MHz クロック・レート、1 x McASP、2 x McBSP 搭載、デジタル・メディア・プロセッサ TMS320DM6441 DaVinci デジタル・メディア・システムオンチップ TMS320DM6467T デジタル・メディア・システムオンチップ TMS320DM647 デジタル・メディア・プロセッサ
ダウンロードオプション
ドライバまたはライブラリ

VOLIB ボイス・ライブラリ(VoLIB)、C66x、C64x+、および C55x プロセッサ用

Voice Library - VoLIB provides components that, together, facilitate the development of the signal processing chain for Voice over IP applications such as infrastructure, enterprise, residential gateways and IP phones. Together with optimized implementations of ITU-T voice codecs, that can be (...)

サポートされている製品とハードウェア

サポートされている製品とハードウェア

製品
Arm ベースのプロセッサ
66AK2G12 1 個の Arm A15 コアと 1 個の C66x DSP コア搭載、高性能マルチコア DSP+Arm
デジタル信号プロセッサ (DSP)
DM505 15mm パッケージ封止、ビジョン分析向け SoC SM320C6201-EP エンハンスド製品、C6201 固定小数点 DSP SM320C6415 ミリタリー・グレード、C64x 固定小数点 DSP SM320C6415-EP エンハンスド製品、C6415 固定小数点 DSP SM320C6424-EP エンハンスド製品、C6424 固定小数点 DSP SM320C6455-EP エンハンスド製品、C6455 の固定小数点 DSP SM320C6472-HIREL 高信頼性製品、6 コア C6472 固定小数点 DSP SM320C6678-HIREL 高信頼性製品、高性能 8 コア C6678 固定小数点 / 浮動小数点 DSP SM320C6701 ミリタリー・アプリケーション向け、シングル・コア C67x 浮動小数点 DSP - 最大 167MHz SM320C6701-EP エンハンスド製品、C6701 浮動小数点 DSP SM320C6711D-EP エンハンスド製品、C6711D 浮動小数点 DSP SM320C6712D-EP エンハンスド製品、C6712D DSP SM320C6713B-EP エンハンスド製品、C6713 浮動小数点 DSP SM320C6727B ミリタリー・グレード C6727B 浮動小数点 DSP SM320C6727B-EP エンハンスド製品、C6727 浮動小数点 DSP SM320DM642-HIREL 高信頼性製品、デジタル・メディア DM642 DSP SM32C6416T-EP エンハンスド製品、C6416T 固定小数点 DSP SMJ320C6201B ミリタリー、固定小数点デジタル・シグナル・プロセッサ SMJ320C6203 ミリタリー・グレード C62x 固定小数点 DSP - セラミック・パッケージ SMJ320C6415 ミリタリー・グレード C64x 固定小数点 DSP - セラミック・パッケージ SMJ320C6701 ミリタリー・グレード C67x 浮動小数点 DSP - セラミック・パッケージ SMJ320C6701-SP 宇宙グレード C6701 浮動小数点 DSP - セラミック・パッケージ封止、耐放射線特性 Class V SMV320C6727B-SP 宇宙グレード C6727B 浮動小数点 DSP - セラミック・パッケージ封止、耐放射線特性 Class V TMS320C5517 低消費電力 C55x 固定小数点 DSP - 最大 200MHz、USB と LCD インターフェイスと FFT HWA と SAR ADC 搭載 TMS320C5532 低消費電力 C55x 固定小数点 DSP - 最大 100MHz TMS320C5533 低消費電力 C55x 固定小数点 DSP - 最大 100MHz、USB 搭載 TMS320C5534 低消費電力 C55x 固定小数点 DSP - 最大 100MHz、USB と LCD インターフェイス搭載 TMS320C5535 低消費電力 C55x 固定小数点 DSP - 最大 100MHz、USB と LCD インターフェイスと FFT HWA と SAR ADC 搭載 TMS320C6201 固定小数点デジタル・シグナル・プロセッサ TMS320C6202 固定小数点デジタル・シグナル・プロセッサ TMS320C6202B C62x 固定小数点 DSP - 最大 300MHz、384KB TMS320C6203B C62x 固定小数点 DSP - 最大 300MHz、896KB TMS320C6204 固定小数点デジタル・シグナル・プロセッサ TMS320C6205 固定小数点デジタル・シグナル・プロセッサ TMS320C6211B C62x 固定小数点 DSP - 最大 167MHz TMS320C6411 C64x 固定小数点 DSP - 最大 300MHz、McBSP TMS320C6414 C64x 固定小数点 DSP - 最大 720MHz、McBSP 搭載 TMS320C6415 C64x 固定小数点 DSP - 最大 720MHz、McBSP と PCI 搭載 TMS320C6416 C64x 固定小数点 DSP - 最大 720MHz、McBSP と PCI と VCP/TCP 搭載 TMS320C6421Q C64x+ 固定小数点 DSP - 最大 600MHz、8 ビット EMIFA (非同期 EMIF) と 16 ビット DDR2 搭載 TMS320C6424Q C64x+ 固定小数点 DSP - 最大 600MHz、16/8 ビット EMIFA (非同期 EMIF) と 32/16 ビット DDR2 搭載 TMS320C6454 C64x+ 固定小数点 DSP - 最大 1GHz、64 ビット EMIFA (非同期 EMIF) と 32/16 ビット DDR2 と 1Gbps イーサネット搭載 TMS320C6457 通信インフラ・デジタル・シグナル・プロセッサ TMS320C6701 C67x 浮動小数点 DSP - 最大 167MHz、McBSP 搭載 TMS320C6711D C67x 浮動小数点 DSP - 最大 250MHz、McBSP と 32 ビット EMIFA (非同期 EMIF) 搭載 TMS320C6712D C67x 浮動小数点 DSP - 最大 150MHz、McBSP と 16 ビット EMIFA (非同期 EMIF) 搭載 TMS320C6720 C67x 浮動小数点 DSP - 200MHz、McASP と 16 ビット EMIFA (非同期 EMIF) 搭載 TMS320C6722B C67x 浮動小数点 DSP - 最大 250MHz、McASP と 16 ビット EMIFA (非同期 EMIF) 搭載 TMS320C6726B C67x 浮動小数点 DSP - 最大 266MHz、McASP と 16 ビット EMIFA (非同期 EMIF) 搭載 TMS320C6727 C67x 浮動小数点 DSP - 最大 250MHz、McASP と 32 ビット EMIFA (非同期 EMIF) 搭載 TMS320C6727B C67x 浮動小数点 DSP - 最大 350MHz、McASP と 32 ビット EMIFA (非同期 EMIF) 搭載 TMS320C6743 低消費電力 C674x 浮動小数点 DSP - 375MHz TMS320C6745 低消費電力 C674x 浮動小数点 DSP - 456MHz、QFP 封止 TMS320C6747 低消費電力 C674x 浮動小数点 DSP - 456MHz、PBGA 封止 TMS320DM642Q ビデオ / 画像処理向け固定小数点デジタル・シグナル・プロセッサ TMS320DM6431Q 最大 2400MIPS、300MHz クロック・レート、デジタル・メディア・プロセッサ TMS320DM6435Q 最大 4800MIPS、600MHz クロック・レート、1 x McASP、1 x McBSP 搭載、デジタル・メディア・プロセッサ TMS320DM6437Q 最大 4800MIPS、600MHz クロック・レート、1 x McASP、2 x McBSP 搭載、デジタル・メディア・プロセッサ TMS320DM6441 DaVinci デジタル・メディア・システムオンチップ TMS320DM6467T デジタル・メディア・システムオンチップ TMS320DM647 デジタル・メディア・プロセッサ
ダウンロードオプション
ドライバまたはライブラリ

SPRC090 — TMS320C6000 チップ・サポート・ライブラリ

チップ・サポート・ライブラリ (CSL) は、使いやすさ、各種 C6000 デバイス間の互換性確保、ハードウェアの抽象化を重視し、DSP のオンチップ・ペリフェラルの構成と制御を目的とする API (アプリケーション・プログラミング・インターフェイス) (...)
ドライバまたはライブラリ

SPRC122 — TMS320C62x/TMS320C64x FastRTS ライブラリ

C62x/64x FastRTS ライブラリは、最適化済みの浮動小数点関数ライブラリであり、TMS320C62x または TMS320C64x どちらかのデバイスを使用する C プログラマ向けです。これらのルーチンは通常、最適な実行速度を重視する演算集中型のリアルタイム・アプリケーションで使用します。現行の浮動小数点ライブラリ (RTS) の関数を FastRTS ライブラリで置き換えると、既存のコードを書き換えずに実行速度を大幅に高速化することができます。

また、このリリースは、FastRTS ライブラリで使用できる一部の関数に対応する C の実装も収録しています。これらの C (...)

シミュレーション・モデル

DM642 GDK/GNZ IBIS Model DM642 GDK/GNZ IBIS Model

シミュレーション・モデル

DM642 GDK BSDL Model DM642 GDK BSDL Model

シミュレーション・モデル

DM642 GNZ BSDL Model DM642 GNZ BSDL Model

設計ツール

PROCESSORS-3P-SEARCH Arm-based MPU, arm-based MCU and DSP third-party search tool

TI has partnered with companies to offer a wide range of software, tools, and SOMs using TI processors to accelerate your path to production. Download this search tool to quickly browse our third-party solutions and find the right third-party to meet your needs. The software, tools and modules (...)
パッケージ ピン数 ダウンロード
FCBGA (ZDK) 548 オプションの表示
FCBGA (ZNZ) 548 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ