TPS7A53B
- ライン、負荷、温度範囲にわたる精度 (BIAS あり)：0.5%
- 出力電圧ノイズ：4.6µVRMS
- 低いドロップアウト：BIAS 印加、3A 出力時に 110mV (最大)
- 電源電圧変動除去比：
- 500kHz 時に 48dB
- 入力電圧範囲：
- BIAS なし：1.4V～6.5V
- BIAS あり：1.1V～6.5V
- 可変出力電圧範囲：0.5V ～ 5.15V
- 可変のソフトスタート突入電流制御
- オープン ドレインのパワー グッド (PG) 出力
- 2.5mm × 2.2mmの 12 ピン VQFN パッケージ
TPS7A53B は低ノイズ (4.6µVRMS)、超低ドロップアウトのリニア レギュレータ (LDO) で、3A を供給でき、ドロップアウトは最大でわずか 110mV です。デバイスの出力電圧は、外付けの分圧抵抗によって 0.5V ～ 5.15V の範囲で調整可能です。
低ノイズ (4.6µVRMS)、高 PSRR、大出力電流能力の組み合わせにより、TPS7A53B はノイズに敏感な部品への電力供給に最適なソリューションです。アプリケーションとしては、高速通信、ビデオ、医療、試験および測定などがあります。本デバイスは、電源で発生する位相ノイズとクロック ジッタを抑制する高い PSRR と低ノイズ性能を備えているため、高性能のシリアライザ / デシリアライザ (SerDes)、アナログ / デジタル コンバータ (ADC)、デジタル / アナログ コンバータ (DAC) の電源供給に適しています。特に RF アンプには、このデバイスの高い性能と 5.15V 出力能力が役立ちます。
ASIC (Application-Specific Integrated Circuit)、FPGA (Field-Programmable Gate Array)、DSP (Digital Signal Processor) などのデジタル負荷で低入力低出力 (LILO) 電圧動作を必要とする場合、TPS7A53B の非常に優れた精度 (負荷および温度の全範囲で 0.5%)、リモート センシング、優れた過渡性能、ソフトスタート機能によって、最適なシステム性能が実現されます。
可変電圧レギュレータである TPS7A53B は、多様性を実現するよう設計されています。この汎用性によりこのデバイスは、電圧制御発振器 (VCO)、ADC、DAC、画像処理センサなどのアナログ負荷や、SerDes、FPGA、DSP などのデジタル負荷に最適な部品になります。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | TPS7A53B 3A、低入力電圧、低ノイズ、高精度、低ドロップアウト (LDO) 電圧レギュレータ データシート (Rev. A 翻訳版) | PDF | HTML | 英語版 (Rev.A) | PDF | HTML | 2024/01/30 |
| ホワイト・ペーパー | LDO ターンオン (スタートアップ) 時間の明確化 | PDF | HTML | PDF | HTML | 2026/04/27 | ||
| ホワイト・ペーパー | Reduce System Noise Using Parallel LDOs | PDF | HTML | 2025/11/03 | |||
| ホワイト・ペーパー | Parallel LDO Architecture Design Using Ballast Resistors | PDF | HTML | 2022/12/14 | |||
| ホワイト・ペーパー | Comprehensive Analysis and Universal Equations for Parallel LDO's Using Ballast | PDF | HTML | 2022/12/13 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
TPS7A53EVM-031 — TPS7A53 3A、低入力電圧範囲 (VIN)、低ノイズ、高精度、超低ドロップアウト (LDO) 電圧レギュレータの評価基板
TPS7A53 評価基板 (EVM) は、TPS7A53 デバイスの動作と性能を評価するための標準的な構成を意図した設計を採用しています。このデバイスは、高精度、3A、低入力電圧範囲 (VIN)、低出力電圧 (VOUT)、低ドロップアウト (LDO) 電圧レギュレータです。
この EVM 基板は、動的な負荷に対して最大 3 A の電流を供給するアプリケーションを製作するためのリファレンス デザインを意図した構成を採用しています。
PARALLEL-LDO-CALC — Parallel low-dropout (LDO) calculator
パラレル LDO カリキュレータは、Microsoft® Excel®-ベースのツールであり、複数のバラスト抵抗を使用してパラレル LDO レギュレータのワーストケース分析を提供することができます。このツールを使用すると、必要なパラレル LDO レギュレータの最少数と、一連のシステム要件に最適なバラスト抵抗を特定することができます。
パラレル アプリケーションで使用する一般的な LDO レギュレータのデータシート情報は、このカリキュレータにあらかじめ入力済みです。開発ユーザーは、開発中システムの要件に基づいて、システムのニーズに最もよく調和する LDO レギュレータ (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFN-HR (RPS) | 12 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。