TPS7A84A
- 低ドロップアウト：180mV 以下 (3A、BIAS ありの場合)
- ライン、負荷、温度範囲にわたって誤差 0.75% 以下の精度 (BIAS あり)
- 出力電圧ノイズ：4.4µVRMS
- 入力電圧範囲
- BIAS なし：1.4V～6.5V
- BIAS あり：1.1V～6.5V
- TPS7A8400A の出力電圧範囲
- 可変動作：0.8V～5.15V
- ANY-OUT™ 動作：0.8V～3.95V
- TPS7A8401A の出力電圧範囲
- 可変動作：0.5V～5.15V
- ANY-OUT™ 動作：0.5V～2.075V
- 電源リップル除去
- 500kHz 時に 40dB
- 非常に優れた負荷過渡応答
- 可変ソフトスタート突入電流制御
- オープン・ドレインのパワー・グッド (PG) 出力
TPS7A84A は、わずか 180mV 以下のドロップアウトで 3A を供給できる低ノイズ、低ドロップアウトのリニア・レギュレータ (LDO) です。このデバイスには、2 種類の出力電圧範囲のバリアントがあります。TPS7A8400A の出力電圧は、0.8V～3.95V の範囲を 50mV 刻みでピンによりプログラムでき、外付けの分圧抵抗を使用すると 0.8V～5.15V に調整できます。TPS7A8401A の出力電圧は、0.5V～2.075V の範囲を 25mV 刻みでピンによりプログラムでき、外付けの分圧抵抗を使用すると 0.5V～5.15V に調整できます。
TPS7A84A は、低ノイズ、高 PSRR、大出力電流の特性を併せ持つため、高速通信、ビデオ、医療機器、検査および計測などのアプリケーションで使用される、ノイズに敏感な部品への電源供給に理想的です。TPS7A84A は、電源で発生する位相ノイズとクロック・ジッタを抑制する高い性能を備えているため、高性能のシリアライザ / デシリアライザ (SerDes)、アナログ / デジタル・コンバータ (ADC)、デジタル / アナログ・コンバータ (DAC)、RF コンポーネントの電源供給に理想的です。特に、RF アンプにはこのデバイスの高い性能と 5V を超える出力能力が役立ちます。
デジタル負荷 (例：ASIC (Application-Specific Integrated Circuit)、FPGA (Field-Programmable Gate Array)、DSP (Digital Signal Processor)) で低入力電圧、低出力 (LILO) 電圧の動作を必要とする場合、TPS7A84A の非常に優れた精度 (ライン、負荷、温度範囲全体にわたって誤差 0.75%)、リモート・センシング、優れた過渡性能、ソフトスタート機能によって、最適なシステム性能が確保できます。
多用途な TPS7A84A は、要求の厳しい多くのアプリケーションの部品として最適な選択肢です。
お客様が関心を持ちそうな類似品
比較対象デバイスにアップグレード機能を搭載した、ドロップ・イン代替製品。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | TPS7A84A 3A、高精度 (0.75%)、低ノイズ (4.4µVRMS) LDO レギュレータ データシート (Rev. C 翻訳版) | 英語版 (Rev.C) | PDF | HTML | 2021/07/12 | |
| ホワイト・ペーパー | LDO ターンオン (スタートアップ) 時間の明確化 | PDF | HTML | PDF | HTML | 2026/04/27 | ||
| ホワイト・ペーパー | Reduce System Noise Using Parallel LDOs | PDF | HTML | 2025/11/03 | |||
| ホワイト・ペーパー | Parallel LDO Architecture Design Using Ballast Resistors | PDF | HTML | 2022/12/14 | |||
| ホワイト・ペーパー | Comprehensive Analysis and Universal Equations for Parallel LDO's Using Ballast | PDF | HTML | 2022/12/13 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
TPS7A84EVM-753 — TPS7A84 3A、大電流、1% 高精度、4.4μVRMS LDO レギュレータの評価基板
PARALLEL-LDO-CALC — Parallel low-dropout (LDO) calculator
パラレル LDO カリキュレータは、Microsoft® Excel®-ベースのツールであり、複数のバラスト抵抗を使用してパラレル LDO レギュレータのワーストケース分析を提供することができます。このツールを使用すると、必要なパラレル LDO レギュレータの最少数と、一連のシステム要件に最適なバラスト抵抗を特定することができます。
パラレル アプリケーションで使用する一般的な LDO レギュレータのデータシート情報は、このカリキュレータにあらかじめ入力済みです。開発ユーザーは、開発中システムの要件に基づいて、システムのニーズに最もよく調和する LDO レギュレータ (...)
TIDA-01027 — 12.8GSPS データ アクイジション システムの性能を最大化する低ノイズ電源のリファレンス デザイン
TIDA-01232 — 大電流、低ノイズのパラレル LDO のリファレンス デザイン
この並列低ドロップ アウト (LDO) リファレンス デザインは、並列構成の TPS7A85 低ノイズ LDO リニア レギュレータを示しており、LDO あたり 3.5 A、または基板あたり 7 A を供給できます。その他のデザイン柔軟性として、このデザインをスタックしてアプリケーションの現在の要件を満たす機能が含まれます。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFN (RGR) | 20 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。