TRF372017
- Fully Integrated PLL/VCO and IQ Modulator
- LO Frequency from 300 MHz to 4.8 GHz
- 76-dBc Single-Carrier WCDMA ACPR at 8-dBm
Channel Power - OIP3 of 26 dBm
- P1dB of 11.5 dBm
- Integer/Fractional PLL
- Phase Noise 132 dBc/Hz
(at 1 MHz, fVCO of 2.3 GHz) - Low Noise Floor: 160 dBm/Hz
- Input Reference Frequency Range: Up to
160 MHz - VCO Frequency Divided by 1-2-4-8 Output
- APPLICATIONS
- Wireless Infrastructure
- CDMA: IS95, UMTS, CDMA2000,
TD-SCDMA - TDMA: GSM, IS-136, EDGE/UWC-136
- LTE
- CDMA: IS95, UMTS, CDMA2000,
- Wireless Local Loop
- Point-to-Point Wireless Access
- Wireless MAN Wideband Transceivers
- Wireless Infrastructure
All other trademarks are the property of their respective owners
TRF372017 is a high-performance, direct up-conversion device, integrating a high-linearity, low-noise IQ modulator and an integer-fractional PLL/VCO. The VCO uses integrated frequency dividers to achieve a wide, continuous tuning range of 300 MHz to 4800 MHz. The LO is available as an output with independent frequency dividers. The device also accepts input from an external LO or VCO. The modulator baseband inputs can be biased either internally or externally. Internal DC offset adjustment enables carrier cancellation. The device is controlled through a 3-wire serial programming interface (SPI). A control pin invokes power-save mode to reduce power consumption while keeping the VCO locked for fast start-up.
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | TRF372017 Datasheet データシート (Rev. E) | PDF | HTML | 2016/01/11 | ||
| 技術記事 | Can a clock generator act as a jitter cleaner? | PDF | HTML | 2017/03/23 | |||
| 技術記事 | Don’t let bad reference signals destroy the phase noise in your PLL/synthesizer | PDF | HTML | 2017/01/10 | |||
| 技術記事 | What to do when your PLL does not lock | PDF | HTML | 2016/07/12 | |||
| 技術記事 | Issues with jitter, phase noise, lock time or spurs? Check the loop-filter bandwid | PDF | HTML | 2016/06/06 | |||
| アプリケーション・ノート | Characterization Report for FMC30RF | 2014/09/18 | ||||
| 設計ガイド | Analog Interfacing Networks for DAC348x and Modulators (TIDA-00077) (Rev. A) | 2013/08/14 | ||||
| アプリケーション・ノート | Supply Noise Effect on Oscillator Phase Noise | 2011/11/22 | ||||
| ユーザー・ガイド | TSW3725 Evaluation Module | 2011/10/25 | ||||
| アプリケーション・ノート | TRF372017 Noise Analysis (Rev. A) | 2011/10/07 | ||||
| アプリケーション・ノート | LO Harmonic Effect of I/Q Modulator Sideband Suppression | 2010/05/10 | ||||
| アプリケーション・ノート | Fractional/Integer-N PLL Basics | 1998/05/13 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
DAC3283EVM — DAC3283 デュアルチャネル、16 ビット、800MSPS、1x ~ 4x 補間 D/A コンバータの評価モジュール
The DAC3283EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments' dual-channel 16-bit 800 MSPS DAC3283 digital-to-analog converter (DAC) with 8-byte wide DDR LVDS data input, integrated 2x/4x interpolation filters and exceptional linearity at high IFs. The (...)
TRF372017EVM — TRF372017 評価基板
SLWC100 — TRF372017 EVM GUI
ABACO-3P-FMC30RFFPGA — Abaco Systems® FMC30RF FPGA mezzanine card
RF-CASCADE-CALC-TOOL — TI RF カスケード カリキュレータ
SLWC095 — TRF372017EVM Design Files
TIDA-00068 — ベースステーション・トランシーバ、DPD フィードバック・パス付き
この設計は、スモール・セル基地局開発プラットフォーム用です。2 個のリアル受信パス、2 個の複合送信パス、および共有リアル・フィードバック・パスを提供します。この設計はマクロ基地局の性能を発揮しますが、スモール・セル基地局のフットプリントで済みます。この電流設計では最大 20MHz の帯域幅を処理できます。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFN (RGZ) | 48 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。