計算ツール
データシート
UCC27526
- Industry-Standard Pinout
- Two Independent Gate-Drive Channels
- 5-A Peak Source and Sink-Drive Current
- Independent-Enable Function for Each Output
- TTL and CMOS Compatible Logic Threshold
Independent of Supply Voltage - Hysteretic-Logic Thresholds for High Noise
Immunity - Inputs and Enable Pin-Voltage Levels Not
Restricted by VDD Pin Bias Supply Voltage - 4.5-V to 18-V Single-Supply Range
- Outputs Held Low During VDD-UVLO, (Ensures
Glitch-Free Operation at Power up and Power
Down) - Fast Propagation Delays (13-ns Typical)
- Fast Rise and Fall Times (7-ns and 6-ns Typical)
- 1-ns Typical Delay Matching Between Two
Channels - Two Outputs are in Parallel for Higher Drive
Current - Outputs Held Low When Inputs Floating
- PDIP (8), SOIC (8), MSOP (8) PowerPAD™ and
3-mm × 3-mm WSON-8 Package Options - Operating Temperature Range of –40°C to 140°C
The UCC2752x family of devices are dual-channel, high-speed, low-side gate-driver devices capable of effectively driving MOSFET and IGBT power switches. Using a design that inherently minimizes shoot-through current, UCC2752x can deliver high-peak current pulses of up to 5-A source and 5-A sink into capacitive loads along with rail-to-rail drive capability and extremely small propagation delay (typically 13 ns). In addition, the drivers feature matched internal propagation delays between the two channels. These delays are very well suited for applications requiring dual-gate drives with critical timing, such as synchronous rectifiers. This also enables connecting two channels in parallel to effectively increase current-drive capability or driving two switches in parallel with one input signal. The input pin thresholds are based on TTL and CMOS compatible low-voltage logic, which is fixed and independent of the VDD supply voltage. Wide hysteresis between the high and low thresholds offers excellent noise immunity.
The UCC2752x family provide the combination of three standard logic options – dual inverting, dual noninverting, one inverting and one noninverting driver. UCC27526 features a dual input design which offers flexibility of both inverting (IN– pin) and non-inverting (IN+ pin) configuration for each channel. Either IN+ or IN– pin controls the state of the driver output. The unused input pin is used for enable and disable functions. For safety purpose, internal pullup and pulldown resistors on the input pins of all the devices in UCC2752x family ensure that outputs are held LOW when input pins are in floating condition. The UCC27523, UCC27524, and UCC27525 devices feature Enable pins (ENA and ENB) to have better control of the operation of the driver applications. The pins are internally pulled up to VDD for active-high logic and are left open for standard operation.
UCC2752x family of devices are available in SOIC-8 (D), MSOP-8 with exposed pad (DGN) and 3-mm × 3-mm WSON-8 with exposed pad (DSD) packages. UCC27524 is also offered in PDIP-8 (P) package. UCC27526 is only offered in 3-mm × 3-mm WSON (DSD) package.
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
9 をすべて表示 | 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | UCC2752x Dual 5-A High-Speed, Low-Side Gate Driver データシート (Rev. G) | PDF | HTML | 2015年 4月 1日 | ||
| アプリケーション・ノート | Why use a Gate Drive Transformer? | PDF | HTML | 2024年 3月 4日 | |||
| アプリケーション概要 | External Gate Resistor Selection Guide (Rev. A) | 2020年 2月 28日 | ||||
| アプリケーション概要 | Understanding Peak IOH and IOL Currents (Rev. A) | 2020年 2月 28日 | ||||
| アプリケーション・ノート | Improving Efficiency of DC-DC Conversion through Layout | 2019年 5月 7日 | ||||
| その他の技術資料 | Fundamentals of MOSFET and IGBT Gate Driver Circuits (Replaces SLUP169) (Rev. A) | 2018年 10月 29日 | ||||
| セレクション・ガイド | 電源 IC セレクション・ガイド 2018 (Rev. R 翻訳版) | 英語版 (Rev.R) | 2018年 9月 13日 | |||
| アプリケーション概要 | Low-Side Gate Drivers With UVLO Versus BJT Totem-Pole | 2018年 3月 16日 | ||||
| その他の技術資料 | デュアル高速ローサイド・ゲート・ドライバ ピーク・シンク/ソース電流: 5A | 2014年 4月 3日 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
シミュレーション・ツール
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。
設計とシミュレーション向けの環境である PSpice for TI (...)
設計とシミュレーション向けの環境である PSpice for TI (...)
| パッケージ | ピン数 | ダウンロード |
|---|---|---|
| WSON (DSD) | 8 | オプションの表示 |
購入と品質
記載されている情報：
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 材質成分
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報：
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。