VSP5000
12 ビット、30MSPS、2 チャネル AFE、CCD/CMOS/CIS センサ用
VSP5000
- Dual Channel CCD Signal Processing:
- Correlated Double Sampler (CDS)
- Sample Hold Mode
- Digital Programmable Amplifier
- CCD Offset Correction (OB loop)
- High Performance A/D:
- 12-Bit Resolution
- INL: ±2 LSB
- DNL: ±0.5 LSB
- No Missing Codes
- High-Speed Operation
- Sample Rate: 30 MHz (Minimum)
- 78-dB Signal-To-Noise Ratio (at 0-dB Gain)
- Low Power Consumption:
- Low Voltage: 3 V to 3.6 V
- Low Power: 290 mW (Typ) at 3.3 V
- Standby Mode: 20 mW (Typ)
- APPLICATIONS
- Copiers
- Scanners
- Facsimiles
The VSP5000 device is a complete application specific standard product (ASSP) for charge-coupled device (CCD) line sensor applications such as copiers, scanners, and facsimiles. The VSP5000 device provides two independent channels of processing lines and performs analog front-end processing and analog-to-digital (A/D) conversion. Each channel has a correlated double sampler (CDS)/sample hold (SH) circuit, a 14-bit analog-to-digital converter (ADC), a digital programmable gain amplifier (DPGA), and an optical black (OB) correction loop. Data output is 12 bits in length and the 2-channel A/D data is multiplexed and output.
The VSP5000 is available in a 64-lead LQFP package and operates from a single 3.3-V supply.
技術資料
種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | データシート | 12-Bit 30 MSPS Dual Channel CCD Signal Front End for Digital Copier データシート (Rev. A) | 2014年 4月 17日 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
設計とシミュレーション向けの環境である PSpice for TI (...)
パッケージ | ピン数 | ダウンロード |
---|---|---|
LQFP (PM) | 64 | オプションの表示 |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 材質成分
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点