ADC32RF83
- 14-Bit, Dual-Channel, 3-GSPS ADC
- Noise Floor: –155 dBFS/Hz
- RF Input Supports Up to 4.0 GHz
- Aperture Jitter: 90 fS
- Channel Isolation: 95 dB at fIN = 1.8 GHz
- Spectral Performance
(fIN = 900 MHz, –2 dBFS):
- SNR: 60.1 dBFS
- SFDR: 66-dBc HD2, HD3
- SFDR: 76-dBc Worst Spur
- Spectral Performance
(fIN = 1.85 GHz, –2 dBFS):
- SNR: 58.9 dBFS
- SFDR: 67-dBc HD2, HD3
- SFDR: 76-dBc Worst Spur
- On-Chip Digital Down-Converters:
- Up to 4 DDCs (Dual-Band Mode)
- Up to 3 Independent NCOs per DDC
- On-Chip Input Clamp for Overvoltage Protection
- Programmable On-Chip Power Detectors with Alarm Pins for AGC Support
- On-Chip Dither
- On-Chip Input Termination
- Input Full-Scale: 1.35 VPP
- Support for Multi-Chip Synchronization
- JESD204B Interface:
- Subclass 1-Based Deterministic Latency
- 4 Lanes Per Channel at 12.5 Gbps
- Power Dissipation: 3.2 W/Ch at 3.0 GSPS
- 72-Pin VQFN Package (10 mm × 10 mm)
The ADC32RF8x (ADC32RF80 and ADC32RF83) is a 14-bit, 3-GSPS, dual-channel telecom receiver and feedback device family that supports RF sampling with input frequencies up to 4 GHz and beyond. Designed for high signal-to-noise ratio (SNR), the ADC32RF8x family delivers a noise spectral density of –155 dBFS/Hz as well as dynamic range and channel isolation over a large input frequency range. The buffered analog input with on-chip termination provides uniform input impedance across a wide frequency range and minimizes sample-and-hold glitch energy.
Each channel can be connected to a dual-band, digital down-converter (DDC) with up to three independent, 16-bit numerically-controlled oscillators (NCOs) per DDC for phase-coherent frequency hopping. Additionally, the ADC is equipped with front-end peak and RMS power detectors and alarm functions to support external automatic gain control (AGC) algorithms.
The ADC32RF8x supports the JESD204B serial interface with subclass 1-based deterministic latency using data rates up to 12.5 Gbps with up to four lanes per ADC. The device is offered in a 72-pin VQFN package (10 mm × 10 mm) and supports the industrial temperature range (–40°C to +85°C).
기술 자료
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 | |
|---|---|---|---|---|---|---|
| * | 데이터 시트 | ADC32RF8x Dual-Channel, 3-GSPS Telecom Receiver and Feedback Devices datasheet (Rev. B) | PDF | HTML | 2021. 12. 21 | ||
| 애플리케이션 노트 | Configuration Files for ADC32RF45, ADC32RF83, and ADC32RF80 (Rev. B) | 2017. 9. 5 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
ADC32RF80EVM — 듀얼 채널, 14비트, 3GSPS, RF 샘플링 광대역 리시버용 ADC32RF80 평가 모듈
ADC32RF80 평가 모듈(EVM)은 JESD204B 인터페이스를 사용하는 듀얼 3GSPS 14비트 ADC(아날로그-디지털 컨버터)의 성능을 시연합니다. 이 EVM에는 ADC32RF80 장치가 포함되어 있으며, 필요한 전압을 공급하기 위해 LMK04828과 TI 전압 레귤레이터가 JESD204B 클로킹을 제공합니다. ADC의 각 채널에 대한 입력은 기본 설정상 변압기 입력 회로에 연결되어 있으며, 이는 50Ω 단일 종단 신호 소스에 연결할 수 있습니다.
클록 레퍼런스 입력은 변압기 입력을 통해 제공되며, 50Ω 단일 종단 클록 (...)
FREQ-DDC-FILTER-CALC — RF-Sampling Frequency Planner, Analog Filter, and DDC Excel Calculator
이 Excel 계산기는 시스템 설계자가 직접 RF 샘플링 리시버의 설계 및 디버깅을 간소화할 수 있는 방법을 제공합니다. 주파수 계획, 아날로그 필터링 및 데시메이션 필터 스퍼 위치의 세 가지 기능을 제공합니다.
개념 단계에서 주파수 계획 툴을 사용하면 차단 이벤트 중 스퓨리어스 프리 동적 범위(SFDR)를 최적화하기 위해 ADC 샘플링 속도와 입력 주파수 위치를 모두 미세 조정할 수 있습니다. 일부 설계는 두 가지 모두에 유연성을 제공합니다. L-대역 리시버나 무선 인프라 기지국 같이 고정 주파수 대역을 처리하고 샘플링 속도 (...)
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| VQFN (RRH) | 72 | Ultra Librarian |
| VQFNP (RMP) | 72 | Ultra Librarian |