홈 데이터 컨버터 아날로그-디지털 컨버터(ADC) 고속 ADC(≥10 MSPS)
홈
데이터 컨버터
아날로그-디지털 컨버터(ADC)
고속 ADC(≥10 MSPS)

ADS42JB69

활성

듀얼 채널 16비트 250MSPS 아날로그-디지털 컨버터(ADC)

지금 주문하기
데이터 시트
사용자 가이드

이 제품의 최신 버전이 있습니다

open-in-new 대안 비교
비교 대상 장치와 유사한 기능.
ADC3668 활성 LVDS 인터페이스 및 최대 32768x 데시메이션 기능을 갖춘 16비트 2채널 250MSPS ADC Lower power and LVDS interface

ADS42JB69

활성
데이터 시트 지금 주문하기

제품 상세 정보

Sample rate (max) (Msps) 250 Resolution (Bits) 16 Number of input channels 2 Interface type JESD204B Analog input BW (MHz) 900 Features High Performance Rating Catalog Peak-to-peak input voltage range (V) 2.5 Power consumption (typ) (mW) 1700 Architecture Pipeline SNR (dB) 75.9 ENOB (Bits) 12.1 SFDR (dB) 95 Operating temperature range (°C) -40 to 85 Input buffer Yes
Sample rate (max) (Msps) 250 Resolution (Bits) 16 Number of input channels 2 Interface type JESD204B Analog input BW (MHz) 900 Features High Performance Rating Catalog Peak-to-peak input voltage range (V) 2.5 Power consumption (typ) (mW) 1700 Architecture Pipeline SNR (dB) 75.9 ENOB (Bits) 12.1 SFDR (dB) 95 Operating temperature range (°C) -40 to 85 Input buffer Yes
VQFN (RGC) 64 81 mm² (9 mm × 9 mm)
  • Dual-Channel ADCs
  • 14- and 16-Bit Resolution
  • Maximum Clock Rate: 250 MSPS
  • JESD204B Serial Interface
    • Subclass 0, 1, 2 Compliant
    • Up to 3.125 Gbps
    • Two and Four Lanes Support
  • Analog Input Buffer with High-Impedance Input
  • Flexible Input Clock Buffer:
    Divide-by-1, -2, and -4
  • Differential Full-Scale Input: 2 VPP and 2.5 VPP
    (Register Programmable)
  • Package: 9-mm × 9-mm VQFN-64
  • Power Dissipation: 850 mW/Ch
  • Aperture Jitter: 85 fS rms
  • Internal Dither
  • Channel Isolation: 100 dB
  • Performance:
    • fIN = 170 MHz at 2 VPP, –1 dBFS
      • SNR: 73.3 dBFS
      • SFDR: 93 dBc for HD2, HD3
      • SFDR: 100 dBc for Non HD2, HD3
    • fIN = 170 MHz at 2.5 VPP, –1 dBFS
      • SNR: 74.7 dBFS
      • SFDR: 89 dBc for HD2, HD3 and
        95 dBc for Non HD2, HD3
  • Dual-Channel ADCs
  • 14- and 16-Bit Resolution
  • Maximum Clock Rate: 250 MSPS
  • JESD204B Serial Interface
    • Subclass 0, 1, 2 Compliant
    • Up to 3.125 Gbps
    • Two and Four Lanes Support
  • Analog Input Buffer with High-Impedance Input
  • Flexible Input Clock Buffer:
    Divide-by-1, -2, and -4
  • Differential Full-Scale Input: 2 VPP and 2.5 VPP
    (Register Programmable)
  • Package: 9-mm × 9-mm VQFN-64
  • Power Dissipation: 850 mW/Ch
  • Aperture Jitter: 85 fS rms
  • Internal Dither
  • Channel Isolation: 100 dB
  • Performance:
    • fIN = 170 MHz at 2 VPP, –1 dBFS
      • SNR: 73.3 dBFS
      • SFDR: 93 dBc for HD2, HD3
      • SFDR: 100 dBc for Non HD2, HD3
    • fIN = 170 MHz at 2.5 VPP, –1 dBFS
      • SNR: 74.7 dBFS
      • SFDR: 89 dBc for HD2, HD3 and
        95 dBc for Non HD2, HD3

The ADS42JB69 and ADS42JB49 are high-linearity, dual-channel, 16- and 14-bit, 250-MSPS, analog-to-digital converters (ADCs). These devices support the JESD204B serial interface with data rates up to
3.125 Gbps. The buffered analog input provides uniform input impedance across a wide frequency range while minimizing sample-and-hold glitch energy making it easy to drive analog inputs up to very high input frequencies. A sampling clock divider allows more flexibility for system clock architecture design. The devices employ internal dither algorithms to provide excellent spurious-free dynamic range (SFDR) over a large input frequency range.

For all available packages, see the orderable addendum at the end of the datasheet.

The ADS42JB69 and ADS42JB49 are high-linearity, dual-channel, 16- and 14-bit, 250-MSPS, analog-to-digital converters (ADCs). These devices support the JESD204B serial interface with data rates up to
3.125 Gbps. The buffered analog input provides uniform input impedance across a wide frequency range while minimizing sample-and-hold glitch energy making it easy to drive analog inputs up to very high input frequencies. A sampling clock divider allows more flexibility for system clock architecture design. The devices employ internal dither algorithms to provide excellent spurious-free dynamic range (SFDR) over a large input frequency range.

For all available packages, see the orderable addendum at the end of the datasheet.

filter 기타 고속 ADC(≥10 MSPS) 찾기
다운로드 스크립트와 함께 비디오 보기 비디오

기술 자료

검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
14개 모두 보기
상위 문서 유형 직함 형식 옵션 최신 영어 버전 다운로드 날짜
* 데이터 시트 ADS42JBx9 Dual-Channel, 14- and 16-Bit, 250-MSPS Analog-to-Digital Converters datasheet (Rev. F) PDF | HTML 2014. 12. 22
* 사용 설명서 JESD204B Start Up: Configuration Requirements and Debug 2012. 10. 26
* 사용 설명서 Understanding JESD204B Subclasses and Deterministic Latency 2012. 10. 26
사용 설명서 TSW14J10 FMC-USB Interposer Card User's Guide (Rev. B) 2016. 9. 28
애플리케이션 노트 Correcting the Low-Frequency Response of the ADS42LBxx, ADS42JBxx for Time-Domai 2016. 5. 2
사용 설명서 TSW14J50 User's Guide (Rev. A) 2016. 4. 25
사용 설명서 TSW14J56 JESD204B High-Speed Data Capture/ Pattern Generator Card User's Guide (Rev. C) PDF | HTML 2016. 1. 11
애플리케이션 노트 Design Considerations for Avoiding Timing Errors during High-Speed ADC, LVDS Dat (Rev. A) 2015. 5. 22
아날로그 디자인 학술지 Analog Applications Journal 2Q 2015 2015. 4. 28
아날로그 디자인 학술지 JESD204B multi-device synchronization: Breaking down the requirements 2015. 4. 28
백서 Ready to make the jump to JESD204B? White Paper (Rev. B) 2015. 3. 19
사용 설명서 Interoperability of TI ADS42JB69 Family of JESD204B ADCs with Altera FPGAs 2013. 10. 4
애플리케이션 노트 Why Use Oversampling when Undersampling Can Do the Job? (Rev. A) 2013. 7. 19
애플리케이션 노트 LMK04828 as a Clock Source for the ADS42JB69 2012. 11. 14

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

ADS42JB69EVM — ADS42JB69 듀얼 채널, 16비트, 250-MSPS 아날로그-디지털 컨버터 평가 모듈

The ADS42JB69EVM is an evaluation module (EVM) that allows for the evaluation of Texas Instruments’ ADS42JB69 and LMK04828 clock jitter cleaner. The ADS42JB69 is a low power, 16-bit, 250-MSPS analog to digital converter (ADC) with a buffered analog input and outputs featuring a JESD204B (...)

사용 설명서: PDF
지원되는 제품 및 하드웨어
재고 있음
제한:
??asset.out-of-stock-ti_ko_KR??
이용할 수 없음
펌웨어

SLAC690 — TSW14J10EVM Xilinx Firmware Source

지원되는 제품 및 하드웨어
펌웨어

TI204C-IP — Request for JESD204 rapid design IP

JESD204 고속 설계 IP는 FPGA 엔지니어가 JESD204 시스템으로 작동하는 경로를 가속화할 수 있도록 설계 IP는 다운스트림 디지털 처리 및 기타 애플리케이션 로직이 JESD204 프로토콜 대부분의 성능 및 타이밍에 중요한 제약 조건으로부터 격리되는 방식으로 설계되었습니다. IP는 설계자가 펌웨어 개발 시간을 단축하고 FPGA 통합을 쉽게 수행할 수 있도록 지원합니다.

JESD204 고속 설계 IP는 TI 고속 데이터 컨버터와 함께 사용할 수 있도록 로열티 없이 제공됩니다. TI는 특정 FPGA 플랫폼과 TI 데이터 (...)

지원되는 제품 및 하드웨어
평가 모듈(EVM)용 GUI

DATACONVERTERPRO-SW — 고속 데이터 컨버터 프로 GUI 설치 프로그램, v5.31

이 고속 데이터 컨버터 프로 GUI는 대부분의 TI 고속 데이터 컨버터 [ADC(아날로그-디지털 컨버터) 및 DAC(디지털-아날로그 컨버터)] 및 AFE(아날로그 프론트 엔드) 플랫폼을 평가할 수 있도록 설계된 PC(Windows® XP/7/10 호환) 프로그램입니다. 전체 TSW14xxx 시리즈의 데이터 캡처 및 패턴 생성 카드를 지원하도록 설계된 DATACONVERTERPRO-SW는 시간 및 주파수 영역 모두에서 데이터 컨버터를 분석할 수 있는 강력하고 빠른 솔루션과 단일 톤, 멀티톤 및 변조 신호 지원을 제공합니다. 또한 이 (...)

지원되는 제품 및 하드웨어
평가 모듈(EVM)용 GUI

SLAC544 — ADS42JBxx GUI v1p1 installer

지원되는 제품 및 하드웨어
시뮬레이션 모델

ADS42JB69 IBIS Model

SLAM187.ZIP (174 KB) - IBIS 모델
지원되는 제품 및 하드웨어
계산 툴

ANALOG-ENGINEER-CALC — PC software analog engineer's calculator

아날로그 엔지니어의 계산기는 아날로그 회로 설계 엔지니어가 정기적으로 사용하는 많은 반복 계산의 속도를 높이도록 설계되었습니다. 이 PC 기반 툴은 피드백 저항을 사용한 연산 증폭기 게인 설정부터 아날로그-디지털 컨버터(ADC) 드라이브 버퍼 회로 안정화를 위한 적절한 회로 설계 요소 선택에 이르기까지 다양한 일반적인 계산 목록이 포함된 그래픽 인터페이스를 제공합니다.

이 계산기는 독립 실행형 툴로 유용할 뿐만 아니라 아날로그 엔지니어의 포켓 레퍼런스에 설명된 개념과도 잘 어울립니다.

지원되는 제품 및 하드웨어
설계 툴

SBAC119 — TIGAR (Texas Instruments Graphical Evaluation of ADC Response Tool)

지원되는 제품 및 하드웨어
패키지 핀 CAD 기호, 풋프린트 및 3D 모델
VQFN (RGC) 64 Ultra Librarian
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상