ADS54J64
- Quad Channel, 14-Bit Resolution
- Maximum Sampling Rate: 1 GSPS
- Maximum Output Sample Rate: 500 MSPS
- High-Impedance Analog Input Buffer
- Analog Input Bandwidth (–3 dB): 1 GHz
- Output Options:
- Digital Down Conversion (DDC) Using 16-Bit NCO
- DDC Bypass With Full Rate Output Up to 500 MSPS
- Differential Full-Scale Input: 1.1 VPP
- JESD204B Interface:
- Subclass 1 Support
- 1 Lane per ADC Up to 10 Gbps
- Dedicated SYNC Pin for Pair of Channels
- Support for Multi-Chip Synchronization
- Spectral Performance:
- fIN = 190-MHz IF at –1
dBFS:
- SNR: 69 dBFS
- NSD: –153 dBFS/Hz
- SFDR: 86 dBc (HD2,
HD3),
95 dBFS (Non HD2, HD3)
- fIN =
370-MHz IF at –3 dBFS:
- SNR: 68.5 dBFS
- NSD: –152.5 dBFS/Hz
- SFDR: 80 dBc
(HD2, HD3),
86 dBFS (Non HD2, HD3)
- fIN = 190-MHz IF at –1
dBFS:
- 72-Pin VQFN Package (10 mm × 10 mm)
- Power Consumption: 625 mW/Ch, 2.5 W Total
- Power Supplies: 1.15 V, 1.15 V, 1.9 V
The ADS54J64 device is a quad-channel, 14-bit,
1-GSPS, analog-to-digital converter (ADC) offering wide-bandwidth, 2x oversampling and high
SNR. The ADS54J64 supports a JESD204B serial interface with data rates up to 10 Gbps with one lane
per channel. The buffered analog input provides uniform impedance across a wide frequency range and
minimizes sample-and-hold glitch energy. The ADS54J64 provides excellent spurious-free dynamic
range (SFDR) over a large input frequency range with very low power consumption. The digital signal
processing block includes complex mixers followed by low-pass filters with decimate-by-2 and -4
options supporting up to a 200-MHz receive bandwidth. The ADS54J64 also supports a 14-bit, 500-MSPS
output in DDC bypass mode.
A four-lane JESD204B interface simplifies connectivity, allowing high system integration density. An internal phase-locked loop (PLL) multiplies the incoming ADC sampling clock to derive the bit clock that is used to serialize the 14-bit data from each channel.
기술 자료
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 |
|---|---|---|---|---|---|
| * | 데이터 시트 | ADS54J64 Quad-Channel, 14-Bit, 1-GSPS, 2x Oversampling, Analog-to-Digital Converter datasheet | PDF | HTML | 2017. 10. 9 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
ADS54J64EVM — ADS54J64 쿼드 채널, 14비트, 1GSPS, 2x 오버샘플링 ADC 평가 모듈
ADS54J64 EVM(평가 모듈)은 ADS54J64 쿼드 채널, 14비트, 1GSPS, 2x 오버샘플링 ADC(아날로그-디지털 컨버터)를 평가하는 데 사용됩니다. EVM에는 광범위한 신호 소스 및 주파수를 수용할 수 있는 트랜스포머 커플 아날로그 입력이 있습니다. 이 EVM은 TSW14J56EVM 및 TSW14J50EVM을 비롯한 다양한 TI 데이터 캡처 툴에 직접 연결하도록 설계되었습니다. ADS58J64EVM GUI 및 고속 데이터 컨버터 프로 소프트웨어(DATACONVERTERPRO-SW) 분석 툴을 통해 추가 지원이 (...)
TI204C-IP — Request for JESD204 rapid design IP
JESD204 고속 설계 IP는 FPGA 엔지니어가 JESD204 시스템으로 작동하는 경로를 가속화할 수 있도록 설계 IP는 다운스트림 디지털 처리 및 기타 애플리케이션 로직이 JESD204 프로토콜 대부분의 성능 및 타이밍에 중요한 제약 조건으로부터 격리되는 방식으로 설계되었습니다. IP는 설계자가 펌웨어 개발 시간을 단축하고 FPGA 통합을 쉽게 수행할 수 있도록 지원합니다.
JESD204 고속 설계 IP는 TI 고속 데이터 컨버터와 함께 사용할 수 있도록 로열티 없이 제공됩니다. TI는 특정 FPGA 플랫폼과 TI 데이터 (...)
DATACONVERTERPRO-SW — 고속 데이터 컨버터 프로 GUI 설치 프로그램, v5.31
이 고속 데이터 컨버터 프로 GUI는 대부분의 TI 고속 데이터 컨버터 [ADC(아날로그-디지털 컨버터) 및 DAC(디지털-아날로그 컨버터)] 및 AFE(아날로그 프론트 엔드) 플랫폼을 평가할 수 있도록 설계된 PC(Windows® XP/7/10 호환) 프로그램입니다. 전체 TSW14xxx 시리즈의 데이터 캡처 및 패턴 생성 카드를 지원하도록 설계된 DATACONVERTERPRO-SW는 시간 및 주파수 영역 모두에서 데이터 컨버터를 분석할 수 있는 강력하고 빠른 솔루션과 단일 톤, 멀티톤 및 변조 신호 지원을 제공합니다. 또한 이 (...)
ANALOG-ENGINEER-CALC — PC software analog engineer's calculator
아날로그 엔지니어의 계산기는 아날로그 회로 설계 엔지니어가 정기적으로 사용하는 많은 반복 계산의 속도를 높이도록 설계되었습니다. 이 PC 기반 툴은 피드백 저항을 사용한 연산 증폭기 게인 설정부터 아날로그-디지털 컨버터(ADC) 드라이브 버퍼 회로 안정화를 위한 적절한 회로 설계 요소 선택에 이르기까지 다양한 일반적인 계산 목록이 포함된 그래픽 인터페이스를 제공합니다.
이 계산기는 독립 실행형 툴로 유용할 뿐만 아니라 아날로그 엔지니어의 포켓 레퍼런스에 설명된 개념과도 잘 어울립니다.
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| VQFNP (RMP) | 72 | Ultra Librarian |
주문 및 품질
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.