ADS8924B
- Resolution: 16-Bits
- High Sample Rate With No Latency Output:
- ADS8920B: 1-MSPS
- ADS8922B: 500-kSPS
- ADS8924B: 250-kSPS
- Integrated LDO Enables Single-Supply Operation
- Low Power Reference Buffer with No Droop
- Excellent AC and DC
Performance:
- SNR: 96.8-dB, THD: –125-dB
- INL: ±0.25-LSB
- DNL: ±0.2-LSB, 16-Bit No-Missing-Codes
- Wide Input
Range:
- Unipolar Differential Input Range: ±VREF
- VREF Input Range: 2.5-V to 5-V
- Single-Supply, Low-Power Operation
- Enhanced-SPI Digital Interface
- Interface SCLK: 18-MHz at 1-MSPS
- Configurable Data Parity Output
- Extended Temperature Range: –40°C to +125°C
- Small Footprint: 4-mm × 4-mm VQFN
The ADS8920B, ADS8922B, and ADS8924B (ADS892xB) belong to a family of pin-to-pin compatible, high-speed, single-channel, high-precision, 16-bit successive approximation register (SAR) based analog-to-digital convertors (ADCs) with an integrated reference buffer and integrated low-dropout regulator (LDO). The device family includes the ADS890xB (20-bit) and ADS891xB (18-bit) resolution variants.
The ADS89xxB boost analog performance while maintaining high-resolution data transfer by using TI’s Enhanced-SPI feature. Enhanced-SPI enables the ADS89xxB to achieve high throughput at lower clock speeds, thereby simplifying the board layout and lowering system cost. Enhanced-SPI also simplifies clocking-in of data, thereby making this device ideal for applications involving FPGAs, DSPs. The ADS89xxB is compatible with a standard SPI Interface.
The ADS89xxB has an internal data parity feature that can be appended to the ADC data output. ADC data validation by the host, using parity bits, improves system reliability.
기술 자료
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 | |
|---|---|---|---|---|---|---|
| * | 데이터 시트 | ADS892xB 16-Bit, High-Speed SAR ADCs With Integrated Reference Buffer, and Enhanced Performance Features datasheet (Rev. B) | PDF | HTML | 2017. 8. 8 | ||
| Product overview | PLC Analog Input Front-End Architectures | PDF | HTML | 2022. 7. 31 | |||
| 애플리케이션 노트 | Attenuator Amplifier Design to Maximize the Input Voltage of Differential ADCs | 2018. 6. 14 | ||||
| Application brief | Improving Input Settling for Precision Data Converters | 2017. 12. 12 | ||||
| Application brief | Optimizing Data Transfer on High-Resolution, High-Throughput Data Converters | 2017. 12. 12 | ||||
| Application brief | Simplify Isolation Designs Using an Enhanced-SPI ADC Interface | 2017. 12. 11 | ||||
| 백서 | Enabling Faster, Smarter, and More Robust Solutions for SAR ADSx With multiSPI | 2016. 11. 8 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
ADS8900BEVM-PDK — ADS8900B 완전 차동 입력, 20비트 SAR ADC EVM 성능 데모 키트(PDK)
ADS8900B 평가 모듈(EVM) PDK(성능 데모 키트)는 완전 차동 입력 20비트 1-MSPS 장치인 ADS8900B SAR(연속 근사 레지스터) ADC(아날로그-디지털 컨버터)의 성능을 평가하기 위한 플랫폼입니다. ADS8900BEVM-PDK에는 ADS8900B EVM 보드 및 함께 제공되는 컴퓨터 소프트웨어를 지원하는 PHI(정밀 호스트 인터페이스) 컨트롤러 보드가 포함되어 있습니다.
ANALOG-ENGINEER-CALC — PC software analog engineer's calculator
아날로그 엔지니어의 계산기는 아날로그 회로 설계 엔지니어가 정기적으로 사용하는 많은 반복 계산의 속도를 높이도록 설계되었습니다. 이 PC 기반 툴은 피드백 저항을 사용한 연산 증폭기 게인 설정부터 아날로그-디지털 컨버터(ADC) 드라이브 버퍼 회로 안정화를 위한 적절한 회로 설계 요소 선택에 이르기까지 다양한 일반적인 계산 목록이 포함된 그래픽 인터페이스를 제공합니다.
이 계산기는 독립 실행형 툴로 유용할 뿐만 아니라 아날로그 엔지니어의 포켓 레퍼런스에 설명된 개념과도 잘 어울립니다.
ADC-DAC-TO-VREF-SELECT-DESIGN-TOOL — The ADC-TO-VREF-SELECT tool enables the pairing of TI ADCs, DACs, and series voltage references.
TIPD211 — 테스트 및 측정 애플리케이션을 위한 20비트, 1MSPS, 4채널 소형 폼 팩터 설계 레퍼런스 디자인
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| VQFN (RGE) | 24 | Ultra Librarian |
주문 및 품질
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.