CSD22204W
- Low Resistance
- Small Footprint 1.5 mm × 1.5 mm
- Pb Free
- Gate ESD Protection
- RoHS Compliant
- Halogen Free
- Gate-Source Voltage Clamp
This 8 V, 8.2 mΩ, 1.5 mm × 1.5 mm device is designed to deliver the lowest on resistance and gate charge in the smallest outline possible with excellent thermal characteristics in an ultra low profile. Low on-resistance coupled with the small footprint and low profile make the device ideal for battery operated space constrained applications.
기술 자료
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
9개 모두 보기
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 |
|---|---|---|---|---|---|
| * | 데이터 시트 | CSD22204W –8 V P-Channel NexFET Power MOSFET datasheet | PDF | HTML | 2015. 3. 9 | |
| Application brief | Estimating Leakage Currents of Power MOSFETs | PDF | HTML | 2025. 10. 31 | ||
| 애플리케이션 노트 | MOSFET Support and Training Tools (Rev. G) | PDF | HTML | 2025. 10. 27 | ||
| 애플리케이션 노트 | Semiconductor and IC Package Thermal Metrics (Rev. D) | PDF | HTML | 2024. 3. 25 | ||
| 애플리케이션 노트 | Using MOSFET Transient Thermal Impedance Curves In Your Design | PDF | HTML | 2023. 12. 18 | ||
| 애플리케이션 노트 | Solving Assembly Issues with Chip Scale Power MOSFETs | PDF | HTML | 2023. 12. 14 | ||
| 애플리케이션 노트 | Using MOSFET Safe Operating Area Curves in Your Design | PDF | HTML | 2023. 3. 13 | ||
| Application brief | Tips for Successfully Paralleling Power MOSFETs | PDF | HTML | 2022. 5. 31 | ||
| 애플리케이션 노트 | AN-1112 DSBGA Wafer Level Chip Scale Package (Rev. AI) | 2019. 6. 14 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
지원 소프트웨어
LOAD-SWITCH-FET-LOSS-CALC — Power Loss Calculation Tool for Load Switch
크기, 비용 및 성능을 신속하게 절충하여 애플리케이션 조건에 따라 최적의 MOSFET을 선택합니다.
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| DSBGA (YZF) | 9 | Ultra Librarian |
주문 및 품질
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.