홈 마이크로컨트롤러(MCU) 및 프로세서 마이크로프로세서 및 DSP 오디오 및 레이더 DSP SoC
홈
마이크로컨트롤러(MCU) 및 프로세서
마이크로프로세서 및 DSP
오디오 및 레이더 DSP SoC

TMS320C6745

활성

저전력 C674x 부동 소수점 DSP - 456MHz, QFP

지금 주문하기
데이터 시트
사용자 가이드

TMS320C6745

활성
데이터 시트 지금 주문하기

제품 상세 정보

CPU 32-/64-bit Frequency (MHz) 375, 456 Features 1 RTC, 3 enhanced-capture peripherals Operating system TI RTOS Rating Catalog Operating temperature range (°C) -40 to 125
CPU 32-/64-bit Frequency (MHz) 375, 456 Features 1 RTC, 3 enhanced-capture peripherals Operating system TI RTOS Rating Catalog Operating temperature range (°C) -40 to 125
HLQFP (PTP) 176 676 mm² (26 mm × 26 mm)
  • Software Support
    • TI DSP/BIOS™
    • Chip Support Library and DSP Library
  • 375- and 456-MHz TMS320C674x VLIW DSP
  • C674x Instruction Set Features
    • Superset of the C67x+ and C64x+ ISAs
    • Up to 3648 MIPS and 2736 MFLOPS C674x
    • Byte-Addressable (8-, 16-, 32-, and 64-Bit Data)
    • 8-Bit Overflow Protection
    • Bit-Field Extract, Set, Clear
    • Normalization, Saturation, Bit-Counting
    • Compact 16-Bit Instructions
  • C674x Two-Level Cache Memory Architecture
    • 32KB of L1P Program RAM/Cache
    • 32KB of L1D Data RAM/Cache
    • 256KB of L2 Unified Mapped RAM/Cache
    • Flexible RAM/Cache Partition (L1 and L2)
  • Enhanced Direct Memory Access Controller 3 (EDMA3):
    • 2 Transfer Controllers
    • 32 Independent DMA Channels
    • 8 Quick DMA Channels
    • Programmable Transfer Burst Size
  • TMS320C674x Fixed- and Floating-Point VLIW DSP Core
    • Load-Store Architecture with Nonaligned Support
    • 64 General-Purpose Registers (32-Bit)
    • Six ALU (32- and 40-Bit) Functional Units
      • Supports 32-Bit Integer, SP (IEEE Single Precision/32-Bit) and DP (IEEE Double Precision/64-Bit) Floating Point
      • Supports up to Four SP Additions Per Clock, Four DP Additions Every 2 Clocks
      • Supports up to Two Floating-Point (SP or DP) Reciprocal Approximation (RCPxP) and Square-Root Reciprocal Approximation (RSQRxP) Operations Per Cycle
    • Two Multiply Functional Units
      • Mixed-Precision IEEE Floating Point Multiply Supported up to:
        • 2 SP x SP -> SP Per Clock
        • 2 SP x SP -> DP Every Two Clocks
        • 2 SP x DP -> DP Every Three Clocks
        • 2 DP x DP -> DP Every Four Clocks
      • Fixed-Point Multiply Supports Two 32 x 32-Bit Multiplies, Four 16 x 16-Bit Multiplies, or Eight 8 x 8-Bit Multiplies per Clock Cycle, and Complex Multiples
    • Instruction Packing Reduces Code Size
    • All Instructions Conditional
    • Hardware Support for Modulo Loop
      Operation
    • Protected Mode Operation
    • Exceptions Support for Error Detection and Program Redirection
  • 128KB of RAM Shared Memory (TMS320C6747 Only)
  • 3.3-V LVCMOS I/Os (Except for USB Interfaces)
  • Two External Memory Interfaces:
    • EMIFA
      • NOR (8- or 16-Bit-Wide Data)
      • NAND (8- or 16-Bit-Wide Data)
      • 16-Bit SDRAM with 128-MB Address Space (TMS320C6747 Only)
    • EMIFB
      • 32-Bit or 16-Bit SDRAM with 256-MB Address Space (TMS320C6747)
      • 16-Bit SDRAM with 128-MB Address Space (TMS320C6745)
  • Three Configurable 16550-Type UART Modules:
    • UART0 with Modem Control Signals
    • Autoflow Control Signals (CTS, RTS) on UART0 Only
    • 16-Byte FIFO
    • 16x or 13x Oversampling Option
  • LCD Controller (TMS320C6747 Only)
  • Two Serial Peripheral Interfaces (SPIs) Each with One Chip Select
  • Multimedia Card (MMC)/Secure Digital (SD) Card Interface with Secure Data I/O (SDIO)
  • Two Master and Slave Inter-Integrated Circuit (I2C Bus™)
  • One Host-Port Interface (HPI) with 16-Bit-Wide Muxed Address/Data Bus for High Bandwidth (TMS320C6747 Only)
  • Programmable Real-Time Unit Subsystem (PRUSS)
    • Two Independent Programmable Realtime Unit (PRU) Cores
      • 32-Bit Load and Store RISC Architecture
      • 4KB of Instruction RAM per Core
      • 512 Bytes of Data RAM per Core
      • PRUSS can be Disabled via Software to Save Power
    • Standard Power-Management Mechanism
      • Clock Gating
      • Entire Subsystem Under a Single PSC Clock Gating Domain
    • Dedicated Interrupt Controller
    • Dedicated Switched Central Resource
  • USB 1.1 OHCI (Host) with Integrated PHY (USB1) (TMS320C6747 Only)
  • USB 2.0 OTG Port with Integrated PHY (USB0)
    • USB 2.0 High- and Full-Speed Client (TMS320C6747)
    • USB 2.0 Full-Speed Client (TMS320C6745)
    • USB 2.0 High-, Full-, and Low-Speed Host (TMS320C6747)
    • USB 2.0 Full- and Low-Speed Host (TMS320C6745)
    • High-Speed Functionality Available on TMS320C6747 Device Only
    • End Point 0 (Control)
    • End Points 1,2,3,4 (Control, Bulk, Interrupt or ISOC) RX and TX
  • Three Multichannel Audio Serial Ports (McASPs):
    • TMS320C6747 Supports 3 McASPs
    • TMS320C6745 Supports 2 McASPs
    • Six Clock Zones and 28 Serial Data Pins
    • Supports TDM, I2S, and Similar Formats
    • DIT-Capable (McASP2)
    • FIFO Buffers for Transmit and Receive
  • 10/100 Mbps Ethernet MAC (EMAC):
    • IEEE 802.3 Compliant (3.3-V I/O Only)
    • RMII Media-Independent Interface
    • Management Data I/O (MDIO) Module
  • Real-Time Clock with 32-kHz Oscillator and Separate Power Rail (TMS320C6747 Only)
  • One 64-Bit General-Purpose Timer (Configurable as Two 32-Bit Timers)
  • One 64-Bit General-Purpose Watchdog Timer (Configurable as Two 32-Bit General-Purpose Timers)
  • Three Enhanced Pulse Width Modulators (eHRPWMs):
    • Dedicated 16-Bit Time-Base Counter with Period and Frequency Control
    • 6 Single Edge, 6 Dual Edge Symmetric, or 3 Dual Edge Asymmetric Outputs
    • Dead-Band Generation
    • PWM Chopping by High-Frequency Carrier
    • Trip Zone Input
  • Three 32-Bit Enhanced Capture (eCAP) Modules:
    • Configurable as 3 Capture Inputs or 3 Auxiliary Pulse Width Modulator (APWM) Outputs
    • Single-Shot Capture of up to Four Event Time-Stamps
  • Two 32-Bit Enhanced Quadrature Encoder Pulse (eQEP) Modules
  • TMS320C6747 Device:
    • 256-Ball Pb-Free Plastic Ball Grid Array (PBGA) [ZKB Suffix], 1.0-mm Ball Pitch
  • TMS320C6745 Device:
    • 176-pin PowerPAD™ Plastic Quad Flat Pack [PTP suffix], 0.5-mm Pin Pitch
  • Commercial, Industrial, Extended, or Automotive Temperature
  • Software Support
    • TI DSP/BIOS™
    • Chip Support Library and DSP Library
  • 375- and 456-MHz TMS320C674x VLIW DSP
  • C674x Instruction Set Features
    • Superset of the C67x+ and C64x+ ISAs
    • Up to 3648 MIPS and 2736 MFLOPS C674x
    • Byte-Addressable (8-, 16-, 32-, and 64-Bit Data)
    • 8-Bit Overflow Protection
    • Bit-Field Extract, Set, Clear
    • Normalization, Saturation, Bit-Counting
    • Compact 16-Bit Instructions
  • C674x Two-Level Cache Memory Architecture
    • 32KB of L1P Program RAM/Cache
    • 32KB of L1D Data RAM/Cache
    • 256KB of L2 Unified Mapped RAM/Cache
    • Flexible RAM/Cache Partition (L1 and L2)
  • Enhanced Direct Memory Access Controller 3 (EDMA3):
    • 2 Transfer Controllers
    • 32 Independent DMA Channels
    • 8 Quick DMA Channels
    • Programmable Transfer Burst Size
  • TMS320C674x Fixed- and Floating-Point VLIW DSP Core
    • Load-Store Architecture with Nonaligned Support
    • 64 General-Purpose Registers (32-Bit)
    • Six ALU (32- and 40-Bit) Functional Units
      • Supports 32-Bit Integer, SP (IEEE Single Precision/32-Bit) and DP (IEEE Double Precision/64-Bit) Floating Point
      • Supports up to Four SP Additions Per Clock, Four DP Additions Every 2 Clocks
      • Supports up to Two Floating-Point (SP or DP) Reciprocal Approximation (RCPxP) and Square-Root Reciprocal Approximation (RSQRxP) Operations Per Cycle
    • Two Multiply Functional Units
      • Mixed-Precision IEEE Floating Point Multiply Supported up to:
        • 2 SP x SP -> SP Per Clock
        • 2 SP x SP -> DP Every Two Clocks
        • 2 SP x DP -> DP Every Three Clocks
        • 2 DP x DP -> DP Every Four Clocks
      • Fixed-Point Multiply Supports Two 32 x 32-Bit Multiplies, Four 16 x 16-Bit Multiplies, or Eight 8 x 8-Bit Multiplies per Clock Cycle, and Complex Multiples
    • Instruction Packing Reduces Code Size
    • All Instructions Conditional
    • Hardware Support for Modulo Loop
      Operation
    • Protected Mode Operation
    • Exceptions Support for Error Detection and Program Redirection
  • 128KB of RAM Shared Memory (TMS320C6747 Only)
  • 3.3-V LVCMOS I/Os (Except for USB Interfaces)
  • Two External Memory Interfaces:
    • EMIFA
      • NOR (8- or 16-Bit-Wide Data)
      • NAND (8- or 16-Bit-Wide Data)
      • 16-Bit SDRAM with 128-MB Address Space (TMS320C6747 Only)
    • EMIFB
      • 32-Bit or 16-Bit SDRAM with 256-MB Address Space (TMS320C6747)
      • 16-Bit SDRAM with 128-MB Address Space (TMS320C6745)
  • Three Configurable 16550-Type UART Modules:
    • UART0 with Modem Control Signals
    • Autoflow Control Signals (CTS, RTS) on UART0 Only
    • 16-Byte FIFO
    • 16x or 13x Oversampling Option
  • LCD Controller (TMS320C6747 Only)
  • Two Serial Peripheral Interfaces (SPIs) Each with One Chip Select
  • Multimedia Card (MMC)/Secure Digital (SD) Card Interface with Secure Data I/O (SDIO)
  • Two Master and Slave Inter-Integrated Circuit (I2C Bus™)
  • One Host-Port Interface (HPI) with 16-Bit-Wide Muxed Address/Data Bus for High Bandwidth (TMS320C6747 Only)
  • Programmable Real-Time Unit Subsystem (PRUSS)
    • Two Independent Programmable Realtime Unit (PRU) Cores
      • 32-Bit Load and Store RISC Architecture
      • 4KB of Instruction RAM per Core
      • 512 Bytes of Data RAM per Core
      • PRUSS can be Disabled via Software to Save Power
    • Standard Power-Management Mechanism
      • Clock Gating
      • Entire Subsystem Under a Single PSC Clock Gating Domain
    • Dedicated Interrupt Controller
    • Dedicated Switched Central Resource
  • USB 1.1 OHCI (Host) with Integrated PHY (USB1) (TMS320C6747 Only)
  • USB 2.0 OTG Port with Integrated PHY (USB0)
    • USB 2.0 High- and Full-Speed Client (TMS320C6747)
    • USB 2.0 Full-Speed Client (TMS320C6745)
    • USB 2.0 High-, Full-, and Low-Speed Host (TMS320C6747)
    • USB 2.0 Full- and Low-Speed Host (TMS320C6745)
    • High-Speed Functionality Available on TMS320C6747 Device Only
    • End Point 0 (Control)
    • End Points 1,2,3,4 (Control, Bulk, Interrupt or ISOC) RX and TX
  • Three Multichannel Audio Serial Ports (McASPs):
    • TMS320C6747 Supports 3 McASPs
    • TMS320C6745 Supports 2 McASPs
    • Six Clock Zones and 28 Serial Data Pins
    • Supports TDM, I2S, and Similar Formats
    • DIT-Capable (McASP2)
    • FIFO Buffers for Transmit and Receive
  • 10/100 Mbps Ethernet MAC (EMAC):
    • IEEE 802.3 Compliant (3.3-V I/O Only)
    • RMII Media-Independent Interface
    • Management Data I/O (MDIO) Module
  • Real-Time Clock with 32-kHz Oscillator and Separate Power Rail (TMS320C6747 Only)
  • One 64-Bit General-Purpose Timer (Configurable as Two 32-Bit Timers)
  • One 64-Bit General-Purpose Watchdog Timer (Configurable as Two 32-Bit General-Purpose Timers)
  • Three Enhanced Pulse Width Modulators (eHRPWMs):
    • Dedicated 16-Bit Time-Base Counter with Period and Frequency Control
    • 6 Single Edge, 6 Dual Edge Symmetric, or 3 Dual Edge Asymmetric Outputs
    • Dead-Band Generation
    • PWM Chopping by High-Frequency Carrier
    • Trip Zone Input
  • Three 32-Bit Enhanced Capture (eCAP) Modules:
    • Configurable as 3 Capture Inputs or 3 Auxiliary Pulse Width Modulator (APWM) Outputs
    • Single-Shot Capture of up to Four Event Time-Stamps
  • Two 32-Bit Enhanced Quadrature Encoder Pulse (eQEP) Modules
  • TMS320C6747 Device:
    • 256-Ball Pb-Free Plastic Ball Grid Array (PBGA) [ZKB Suffix], 1.0-mm Ball Pitch
  • TMS320C6745 Device:
    • 176-pin PowerPAD™ Plastic Quad Flat Pack [PTP suffix], 0.5-mm Pin Pitch
  • Commercial, Industrial, Extended, or Automotive Temperature

The TMS320C6745/6747 device is a low-power digital signal processor based on a TMS320C674x DSP core. It consumes significantly lower power than other members of the TMS320C6000™ platform of DSPs.

The TMS320C6745/6747 device enables original-equipment manufacturers (OEMs) and original-design manufacturers (ODMs) to quickly bring to market devices featuring high processing performance .

The TMS320C6745/6747 DSP core uses a two-level cache-based architecture. The Level 1 program cache (L1P) is a 32-KB direct mapped cache and the Level 1 data cache (L1D) is a 32-KB 2-way set-associative cache. The Level 2 program cache (L2P) consists of a 256-KB memory space that is shared between program and data space. L2 memory can be configured as mapped memory, cache, or combinations of the two. Although the DSP L2 is accessible by other hosts in the system, an additional 128KB of RAM shared memory (TMS320C6747 only) is available for use by other hosts without affecting DSP performance.

The peripheral set includes: a 10/100 Mbps Ethernet MAC (EMAC) with a management data input/output (MDIO) module; two I2C Bus interfaces; 3 multichannel audio serial ports (McASPs) with 16/9 serializers and FIFO buffers; two 64-bit general-purpose timers each configurable (one configurable as watchdog); a configurable 16-bit host-port interface (HPI) [TMS320C6747 only]; up to 8 banks of 16 pins of general-purpose input/output (GPIO) with programmable interrupt/event generation modes, multiplexed with other peripherals; 3 UART interfaces (one with both RTS and CTS); three enhanced high-resolution pulse width modulator (eHRPWM) peripherals; three 32-bit enhanced capture (eCAP) module peripherals which can be configured as 3 capture inputs or 3 auxiliary pulse width modulator (APWM) outputs; two 32-bit enhanced quadrature encoded pulse (eQEP) peripherals; and 2 external memory interfaces: an asynchronous and SDRAM external memory interface (EMIFA) for slower memories or peripherals, and a higher speed memory interface (EMIFB) for SDRAM.

The Ethernet Media Access Controller (EMAC) provides an efficient interface between the TMS320C6745/6747 device and the network. The EMAC supports both 10Base-T and 100Base-TX, or 10 Mbps and 100 Mbps in either half- or full-duplex mode. Additionally, an MDIO interface is available for PHY configuration.

The rich peripheral set provides the ability to control external peripheral devices and communicate with external processors. For details on each of the peripherals, see the related sections later in this document and the associated peripheral reference guides.

The TMS320C6745/6747 device is a low-power digital signal processor based on a TMS320C674x DSP core. It consumes significantly lower power than other members of the TMS320C6000™ platform of DSPs.

The TMS320C6745/6747 device enables original-equipment manufacturers (OEMs) and original-design manufacturers (ODMs) to quickly bring to market devices featuring high processing performance .

The TMS320C6745/6747 DSP core uses a two-level cache-based architecture. The Level 1 program cache (L1P) is a 32-KB direct mapped cache and the Level 1 data cache (L1D) is a 32-KB 2-way set-associative cache. The Level 2 program cache (L2P) consists of a 256-KB memory space that is shared between program and data space. L2 memory can be configured as mapped memory, cache, or combinations of the two. Although the DSP L2 is accessible by other hosts in the system, an additional 128KB of RAM shared memory (TMS320C6747 only) is available for use by other hosts without affecting DSP performance.

The peripheral set includes: a 10/100 Mbps Ethernet MAC (EMAC) with a management data input/output (MDIO) module; two I2C Bus interfaces; 3 multichannel audio serial ports (McASPs) with 16/9 serializers and FIFO buffers; two 64-bit general-purpose timers each configurable (one configurable as watchdog); a configurable 16-bit host-port interface (HPI) [TMS320C6747 only]; up to 8 banks of 16 pins of general-purpose input/output (GPIO) with programmable interrupt/event generation modes, multiplexed with other peripherals; 3 UART interfaces (one with both RTS and CTS); three enhanced high-resolution pulse width modulator (eHRPWM) peripherals; three 32-bit enhanced capture (eCAP) module peripherals which can be configured as 3 capture inputs or 3 auxiliary pulse width modulator (APWM) outputs; two 32-bit enhanced quadrature encoded pulse (eQEP) peripherals; and 2 external memory interfaces: an asynchronous and SDRAM external memory interface (EMIFA) for slower memories or peripherals, and a higher speed memory interface (EMIFB) for SDRAM.

The Ethernet Media Access Controller (EMAC) provides an efficient interface between the TMS320C6745/6747 device and the network. The EMAC supports both 10Base-T and 100Base-TX, or 10 Mbps and 100 Mbps in either half- or full-duplex mode. Additionally, an MDIO interface is available for PHY configuration.

The rich peripheral set provides the ability to control external peripheral devices and communicate with external processors. For details on each of the peripherals, see the related sections later in this document and the associated peripheral reference guides.
filter 기타 오디오 및 레이더 DSP SoC 찾기
다운로드 스크립트와 함께 비디오 보기 비디오
TI에서 제공하는 제한된 설계 지원

이 제품을 사용하는 기존 프로젝트에는 TI의 설계 지원이 제한되어 있습니다. 가능한 경우 이 페이지에서 관련 자료, 툴 및 소프트웨어를 확인할 수 있습니다. 이 제품을 사용하는 기존 설계에는 TI의 설계 지원이 제한되어 있습니다. TI E2E™ 지원 포럼에서 제한된 설계 지원을 요청하십시오.

기술 자료

검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
35개 모두 보기
상위 문서 유형 직함 형식 옵션 최신 영어 버전 다운로드 날짜
* 데이터 시트 TMS320C6745, TMS320C6747 Fixed- and Floating-Point Digital Signal Processor datasheet (Rev. F) PDF | HTML 2014. 6. 17
* 사용 설명서 TMS320C6745/C6747 DSP Technical Reference Manual (Rev. D) 2016. 9. 21
* 사용 설명서 OMAP-L137 C6000 DSP+ARM Processor Technical Reference Manual (Rev. D) 2016. 9. 21
* 정오표 TMS320C6745 Fixed/Floating-Point DSP SE (Silicon Revs 3.0, 2.1, 2.0, 1.1, & 1.0) (Rev. G) 2014. 6. 17
애플리케이션 노트 High-Speed Interface Layout Guidelines (Rev. J) PDF | HTML 2023. 2. 24
애플리케이션 노트 How to Migrate CCS 3.x Projects to the Latest CCS (Rev. A) PDF | HTML 2021. 5. 19
사용 설명서 SYS/BIOS (TI-RTOS Kernel) User's Guide (Rev. V) 2020. 6. 1
애플리케이션 노트 Using DSPLIB FFT Implementation for Real Input and Without Data Scaling PDF | HTML 2019. 6. 11
애플리케이션 노트 Programming PLL Controllers on OMAP-L1x8/C674x/AM18xx PDF | HTML 2019. 4. 25
애플리케이션 노트 TMS320C6747/45/43 Power Consumption Summary 2019. 4. 23
애플리케이션 노트 General Hardware Design/BGA PCB Design/BGA PDF | HTML 2019. 2. 22
애플리케이션 노트 OMAP-L13x / C674x / AM1x schematic review guidelines PDF | HTML 2019. 2. 14
애플리케이션 노트 McASP Design Guide - Tips, Tricks, and Practical Examples 2019. 1. 10
백서 Designing professional audio mixers for every scenario 2018. 6. 28
사용 설명서 System Analyzer User's Guide (Rev. F) 2013. 11. 18
사용 설명서 TMS320C6000 Optimizing Compiler v 7.4 User's Guide (Rev. U) 2012. 8. 21
사용 설명서 TMS320C6000 Assembly Language Tools v 7.4 User's Guide (Rev. W) 2012. 8. 21
애플리케이션 노트 Using the TMS320C6747/45/43 Bootloader (Rev. C) 2012. 6. 1
애플리케이션 노트 Using the OMAP-L1x7 Bootloader (Rev. G) 2012. 6. 1
애플리케이션 노트 Introduction to TMS320C6000 DSP Optimization 2011. 10. 6
사용 설명서 TMS320C674x/OMAP-L1x Processor Peripherals Overview Reference Guide (Rev. F) 2011. 9. 14
백서 Software and Hardware Design Challenges Due to Dynamic Raw NAND Market 2011. 5. 19
애플리케이션 노트 Power Solution Using Discrete DC/DC Converters and LDOs (Rev. B) 2010. 8. 26
사용 설명서 TMS320C674x DSP Megamodule Reference Guide (Rev. A) 2010. 8. 3
사용 설명서 TMS320C674x DSP CPU and Instruction Set User's Guide (Rev. B) 2010. 7. 30
애플리케이션 노트 Power Solution using a Dual DCDC Converter and a LDO (Rev. A) 2010. 3. 25
애플리케이션 노트 Power Solution using LDO's (Rev. A) 2010. 3. 25
애플리케이션 노트 OMAP-L137 TMS320C6747/6745/6743 Pin Multiplexing Utility (Rev. A) 2009. 9. 26
애플리케이션 노트 TMS320C6747/45/43 Complementary Products 2009. 9. 23
백서 Efficient Fixed- and Floating-Point Code Execution on the TMS320C674x Core 2009. 6. 24
애플리케이션 노트 TMS320C6747/45/43 & OMAP-L1x7 USB Downstream Host Compliance Testing 2009. 3. 12
애플리케이션 노트 TMS320C6747/45/43 & OMAP-L1x7 USB Upstream Device Compliance Testing 2009. 3. 12
애플리케이션 노트 TMS320C674x/OMAP-L1x USB Compliance Checklist 2009. 3. 12
애플리케이션 노트 TMS320C6745 Technical Brief (Rev. B) 2009. 2. 18
사용 설명서 TMS320C674x DSP Cache User's Guide (Rev. A) 2009. 2. 11

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

TMDSOSKL137 — OMAP-L137/TMS320C6747 부동 소수점 DSP 스타터 키트

Spectrum Digital Inc.와의 협력을 통해 개발된 OMAP-L137/TMS320C6747 부동 소수점 스타트 키트는 TI의 OMAP-L13x 애플리케이션 프로세서와 TMS320C674x 고정/부동 소수점 DSP(TMS320C6747, TMS320C6745 및 TMS320C6743) 기반의 고정밀 애플리케이션 개발 속도를 높이기 위해 개발된 저비용 개발 플랫폼입니다. 이 키트는 진정한 플러그 앤 플레이 기능을 위해 USB 통신을 사용합니다. 전문가와 초보 설계자 모두 스타터 키트의 완전한 기능을 갖춘 Code (...)

지원되는 제품 및 하드웨어
재고 있음
제한:
??asset.out-of-stock-ti_ko_KR??
이용할 수 없음
디버그 프로브

TMDSEMU200-U — XDS200 USB 디버그 프로브

XDS200은 TI 임베디드 장치를 디버깅하는 데 사용되는 디버그 프로브(에뮬레이터)입니다. 대부분의 장치의 경우 더욱 저렴한 신형 XDS110(www.ti.com/tool/TMDSEMU110-U)을 사용하실 것을 권장합니다. XDS200은 단일 포드에서 다양한 표준(IEEE1149.1, IEEE1149.7, SWD)을 지원합니다. 모든 XDS 디버그 프로브는 ETB(임베디드 트레이스 버퍼)가 포함되어 있는 모든 Arm® 및 DSP 프로세서에서 코어 및 시스템 트레이스를 지원합니다.

XDS200은 TI 20핀 커넥터(TI 14핀, (...)

지원되는 제품 및 하드웨어
재고 있음
제한:
??asset.out-of-stock-ti_ko_KR??
이용할 수 없음
디버그 프로브

TMDSEMU560V2STM-U — XDS560™ 소프트웨어 v2 시스템 추적 USB 디버그 프로브

XDS560v2는 디버그 프로브의 XDS560™ 제품군 중 최고의 성능을 가진 제품으로, 기존의 JTAG 표준(IEEE1149.1)과 cJTAG(IEEE1149.7)를 모두 지원합니다.  SWD(직렬 와이어 디버그)는 지원하지 않습니다.

모든 XDS 디버그 프로브는 ETB(임베디드 추적 버퍼)가 있는 모든 ARM 및 DSP 프로세서에서 코어와 시스템 트레이스를 지원합니다.  핀을 통한 추적의 경우 XDS560v2 PRO TRACE가 필요합니다.

XDS560v2는 MIPI HSPT 60핀 커넥터(TI 14핀, TI 20핀 및 ARM (...)

지원되는 제품 및 하드웨어
재고 있음
제한:
??asset.out-of-stock-ti_ko_KR??
이용할 수 없음
디버그 프로브

TMDSEMU560V2STM-UE — XDS560v2 시스템 추적 USB 및 이더넷 디버그 프로브

The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7). Note that it does not support serial wire debug (SWD).

All XDS debug probes support Core and System Trace in all ARM and DSP processors that (...)

지원되는 제품 및 하드웨어
재고 있음
제한:
??asset.out-of-stock-ti_ko_KR??
이용할 수 없음
디버그 프로브

LB-3P-TRACE32-DSP — DSP(디지털 신호 프로세서)용 Lauterbach TRACE32 디버그 및 트레이스 시스템

Lauterbach‘s TRACE32® tools are a suite of leading-edge hardware and software components that enables developers to analyze, optimize and certify all kinds of single- or multi-core Digital Signal processors (DSPs) which are a popular choice for audio and video processing as well as radar data (...)

발송: Lauterbach GmbH
지원되는 제품 및 하드웨어
소프트웨어 개발 키트(SDK)

PROCESSOR-SDK-C6747 — C6747 프로세서용 프로세서 SDK TI-RTOS 지원

프로세서 SDK(소프트웨어 개발 키트)는 TI 임베디드 프로세서를 위한 통합 소프트웨어 플랫폼으로, 이를 통해 벤치마크와 데모를 손쉽게 설정하고 빠르고 간편하게 액세스할 수 있습니다.  프로세서 SDK의 모든 릴리스는 TI의 광범위한 포트폴리오 내에서 일관되므로 개발자는 디바이스간에 소프트웨어를 자유롭게 재사용하고 마이그레이션할 수 있습니다.  프로세서 SDK와 TI의 임베디드 프로세서 솔루션을 사용하면 그 어느 때보다 쉽게 확장 가능한 플랫폼 솔루션을 개발할 수 있습니다.

C6747, C6745 및 C6743용 프로세서 (...)

지원되는 제품 및 하드웨어
IDE, 구성, 컴파일러 또는 디버거

CCSTUDIO — Code Composer Studio integrated development environment (IDE)

CCStudio™ IDE is part of TI's extensive CCStudio™ development ecosystem and is an integrated development environment for TI's microcontrollers, processors, wireless connectivity devices, and radar sensors. CCStudio IDE is available as desktop or cloud-based applications. The cloud version (...)

지원되는 제품 및 하드웨어
드라이버 또는 라이브러리

AEC-AER — Acoustic echo cancellation/removal for TI C64x+, C674x, C55x and Cortex®-A8 processors

Voice Library - VoLIB provides components that, together, facilitate the development of the signal processing chain for Voice over IP applications such as infrastructure, enterprise, residential gateways and IP phones. Together with optimized implementations of ITU-T voice codecs, that can be (...)

지원되는 제품 및 하드웨어
드라이버 또는 라이브러리

C64X-DSPLIB — Download TMS320C64x DSP Library

TMS320C6000 DSPLIB(디지털 신호 프로세서 라이브러리)는 C 프로그래머를 위한 플랫폼에 최적화된 DSP 기능 라이브러리입니다. 여기에는 일반적으로 계산 집약적 실시간 애플리케이션에서 사용되는 C 호출 가능한 범용 신호 처리 루틴이 포함되어 있습니다. 이 루틴을 사용하면 상응하는 표준 ANSI C 언어 코드보다 더 높은 성능을 달성할 수 있습니다. DSPLIB는 즉시 사용할 수 있는 DSP 기능을 소스 코드와 함께 제공하여 애플리케이션 개발 시간을 크게 단축시킬 수 있습니다.

벤치마크 확인: DSP 코어 벤치마크

지원되는 제품 및 하드웨어
드라이버 또는 라이브러리

C67X-DSPLIB — Download TMS320C67x DSP Library

TMS320C6000 DSPLIB(디지털 신호 프로세서 라이브러리)는 C 프로그래머를 위한 플랫폼에 최적화된 DSP 기능 라이브러리입니다. 여기에는 일반적으로 계산 집약적 실시간 애플리케이션에서 사용되는 C 호출 가능한 범용 신호 처리 루틴이 포함되어 있습니다. 이 루틴을 사용하면 상응하는 표준 ANSI C 언어 코드보다 더 높은 성능을 달성할 수 있습니다. DSPLIB는 즉시 사용할 수 있는 DSP 기능을 소스 코드와 함께 제공하여 애플리케이션 개발 시간을 크게 단축시킬 수 있습니다.

벤치마크 확인: DSP 코어 벤치마크

지원되는 제품 및 하드웨어
드라이버 또는 라이브러리

C67X-MATHLIB — DSP Math Library for C67x Floating Point Devices

The Texas Instruments math library is an optimized floating-point math function library for C programmers using TI floating point devices. These routines are typically used in computationally intensive real-time applications where optimal execution speed is critical. By using these routines instead (...)
지원되는 제품 및 하드웨어
드라이버 또는 라이브러리

FAXLIB — FAX library (FAXLIB) for C66x, C64x+ and C55x processors

Voice Library - VoLIB provides components that, together, facilitate the development of the signal processing chain for Voice over IP applications such as infrastructure, enterprise, residential gateways and IP phones. Together with optimized implementations of ITU-T voice codecs, that can be (...)

지원되는 제품 및 하드웨어
드라이버 또는 라이브러리

SPRC264 — TMS320C5000/6000 IMGLIB(이미지 라이브러리)

C5000/6000 이미지 처리 라이브러리(IMGLIB)는 C 프로그래머를 위한 최적화된 이미지/비디오 처리 기능 라이브러리입니다. 여기에는 일반적으로 계산 집약적 실시간 애플리케이션에서 사용되는 C 호출 가능한 범용 이미지/비디오 처리 루틴이 포함되어 있습니다. 이 루틴을 사용하면 상응하는 표준 ANSI C 언어 코드보다 더 높은 성능을 달성할 수 있습니다. IMGLIB는 즉시 사용할 수 있는 DSP 기능을 소스 코드와 함께 제공하여 애플리케이션 개발 시간을 크게 단축시킬 수 있습니다.

벤치마크 확인: DSP 코어 벤치마크

지원되는 제품 및 하드웨어
드라이버 또는 라이브러리

VOLIB — Voice library (VoLIB) for C66x, C64x+ and C55x processors

Voice Library - VoLIB provides components that, together, facilitate the development of the signal processing chain for Voice over IP applications such as infrastructure, enterprise, residential gateways and IP phones. Together with optimized implementations of ITU-T voice codecs, that can be (...)

지원되는 제품 및 하드웨어
소프트웨어 코덱

ADT-3P-DSPVOIPCODECS — Adaptive Digital Technologies DSP VoIP, 음성 및 오디오 코덱

Adaptive Digital is a developer of voice quality enhancement algorithms, and best-in-class acoustic echo cancellation software that work with TI DSPs. Adaptive Digital has extensive experience in the algorithm development, implementation, optimization and configuration tuning. They provide (...)
발송: Adaptive Digital Technologies, Inc.
지원되는 제품 및 하드웨어
시뮬레이션 모델

C6745 PTP BSDL Model (Rev. C)

SPRM327 (5 KB) - BSDL 모델
지원되는 제품 및 하드웨어
시뮬레이션 모델

C6745 PTP IBIS Model (Rev. B)

SPRM389B.ZIP (109 KB) - IBIS 모델
지원되는 제품 및 하드웨어
레퍼런스 디자인

PR2048 — TPS650061을 사용하여 TMS320C6745 및 TMS320C6747에 전원 공급

Low cost integrated power solution for TI - C6745/6747 processors
지원되는 제품 및 하드웨어
패키지 핀 CAD 기호, 풋프린트 및 3D 모델
HLQFP (PTP) 176 Ultra Librarian
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상