이 제품의 최신 버전이 있습니다
비교 대상 장치보다 업그레이드된 기능을 지원하는 즉각적 대체품.
다른 핀 출력을 지원하지만 비교 대상 장치와 동일한 기능.
TPS7A53
- 0.5% (max) accuracy over line, load, and temperature with BIAS
- Output voltage noise: 4.4 µVRMS
- Low dropout: 110 mV (max) at 3 A with BIAS
- Power-supply rejection ratio:
- 40 dB at 500 kHz
- Input voltage range:
- Without BIAS: 1.4 V to 6.5 V
- With BIAS: 1.1 V to 6.5 V
- Adjustable output voltage range: 0.8 V to 5.2 V
- Adjustable soft-start inrush control
- Open-drain, power-good (PG) output
- 2.2-mm × 2.5-mm, 12-pin VQFN package
The TPS7A53 is a low-noise (4.4 µVRMS), ultra-low dropout linear-regulator (LDO) capable of sourcing 3 A with only 110 mV of maximum dropout. The device output voltage is adjustable from 0.8 V to 5.2 V using an external resistor divider.
The combination of low noise (4.4 µVRMS), high PSRR, and high
output current capability makes the TPS7A53 an excellent choice to power noise-sensitive components
such as those found in high-speed communications, video, medical, or test-and-measurement
applications. The high performance of this device limits power-supply-generated phase noise and
clock jitter, making this device ideal for powering high-performance serializer and deserializer
(SerDes), analog-to-digital converters (ADCs), and digital-to-analog converters (DACs).
Specifically, RF amplifiers benefit from the high performance and
5.2-V output capability of the device.
For digital loads [such as application-specific integrated circuits (ASICs), field-programmable gate arrays (FPGAs), and digital signal processors (DSPs)] requiring low-input voltage, low-output (LILO) voltage operation, the exceptional accuracy (0.5% over load and temperature), remote sensing, excellent transient performance, and soft-start capabilities of the TPS7A53 provides optimal system performance.
As an adjustable voltage regulator, there is versatility in the design of the TPS7A53 that makes the device a component of choice for analog loads such as VCO, ADC, DAC, and imaging sensors and for digital loads such as SerDes, FPGAs, and DSPs.
기술 자료
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 |
|---|---|---|---|---|---|
| * | 데이터 시트 | TPS7A53 3-A, High-Accuracy (0.5%), Low-Noise (4.4 µVRMS), LDO Voltage Regulator datasheet (Rev. B) | PDF | HTML | 2020. 5. 7 | |
| 백서 | Demystifying LDO Turn-On (Start-Up) Time (Rev. B) | PDF | HTML | 2026. 3. 10 | ||
| 백서 | Reduce System Noise Using Parallel LDOs | PDF | HTML | 2025. 11. 3 | ||
| 백서 | Parallel LDO Architecture Design Using Ballast Resistors | PDF | HTML | 2022. 12. 14 | ||
| 백서 | Comprehensive Analysis and Universal Equations for Parallel LDO's Using Ballast | PDF | HTML | 2022. 12. 13 | ||
| 애플리케이션 노트 | Point-of-Load Solutions for Network Interface Cards (NIC) | PDF | HTML | 2021. 9. 8 | ||
| 기술 문서 | Minimize noise and ripple with a low-noise buck converter | PDF | HTML | 2020. 10. 21 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
TPS7A53EVM-031 — 3A, 낮은 VIN, 저잡음, 고정밀 초저손실 전압 레귤레이터용 TPS7A53 평가 모듈
TPS7A53 평가 모듈(EVM)은 고정밀, 3A, 낮은 VIN, 낮은 VOUT, LDO(저손실) 전압 레귤레이터인 TPS7A53 장치의 작동과 성능을 평가하기 위한 일반적인 구성으로 설계되었습니다.
EVM 회로 보드는 최대 3A의 동적 부하까지 전류가 필요한 엔지니어링 애플리케이션을 위한 레퍼런스 설계로 구성되어 있습니다.
PARALLEL-LDO-CALC — Parallel low-dropout (LDO) calculator
병렬 저손실(LDO) 계산기는 밸러스트 저항을 사용하여 병렬 LDO 레귤레이터에 대한 최악의 분석을 제공하는 Microsoft® Excel® 기반 툴입니다. 이 툴은 사용자가 시스템 요구 사항 세트에 필요한 병렬 LDO 레귤레이터의 최소 수와 최적의 밸러스트 저항을 식별하는 데 도움이 됩니다.
병렬 애플리케이션에 사용되는 일반적인 LDO 레귤레이터에 대한 데이터 시트 정보는 계산기에 미리 채워져 있습니다. 사용자는 시스템 요구 사항을 기반으로 시스템 요구 사항에 가장 잘 맞는 LDO 레귤레이터 디바이스를 평가할 수 있습니다.
TIDA-010230 — 레이더 및 EW 애플리케이션을 위한 멀티 채널 RF 트랜시버, 저잡음 클로킹 레퍼런스 설계
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| VQFN-HR (RPS) | 12 | Ultra Librarian |
주문 및 품질
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.