LMK04131
- Cascaded PLLatinum PLL Architecture
- PLL1Redundant Reference Inputs Loss of Signal
DetectionAutomatic and Manual Selection of
Reference Clock Input - PLL2Phase Detector Rate up to 100 MHzInput
Frequency-DoublerIntegrated VCO
- PLL1Redundant Reference Inputs Loss of Signal
- Outputs
- LVPECL/2VPECL, LVDS, and
LVCMOS Formats - Support Clock Rates up to 1080 MHz
- Five Dedicated Channel Divider Blocks
- Common Output Frequencies Supported:
30.72 MHz, 61.44 MHz, 62.5 MHz,
74.25 MHz, 75 MHz, 77.76 MHz, 100 MHz,
106.25 MHz, 125 MHz, 122.88 MHz,
150 MHz, 155.52 MHz, 156.25 MHz, 159.375 MHz,
187.5 MHz, 200 MHz,
212.5 MHz, 245.76 MHz, 250 MHz, 311.04 MHz,
312.5 MHz, 368.64 MHz,
491.52 MHz, 622.08 MHz, 625 MHz, 983.04 MHz
- LVPECL/2VPECL, LVDS, and
- MICROWIRE (SPI) Programming Interface
- Industrial Temperature Range: –40 to 85 °C
- 3.15 V to 3.45 V Operation
- Package: 48 Pin WQFN (7.0 × 7.0 × 0.8 mm)
The LMK04100 family of precision clock conditioners provides jitter cleaning, clock multiplication and distribution without the need for high-performance VCXO modules.
When connected to a recovered system reference clock and a VCXO, the device generates 5 low jitter clocks in LVCMOS, LVDS, or LVPECL formats.
技術文件
| 重要文件 | 類型 | 標題 | 格式選項 | 下載最新的英文版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 資料表 | LMK04100 Family Clock Jitter Cleaner with Cascaded PLLs datasheet (Rev. B) | 2013/2/17 | |||
| 應用說明 | AN-1910 LMK04000 Family Phase Noise Characterization (Rev. A) | 2013/4/26 | ||||
| 應用說明 | AN-1939 Crystal Based Oscillator Design with the LMK04000 Family (Rev. A) | 2013/4/26 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
CODELOADER — CodeLoader Device Register Programming v4.19.0
The CodeLoader 4 software is used to program the LMX PLLs and LMK timing devices through either the USB or line print terminal (LPT) port of a computer. This software also provides information on how to program the device by showing the bits that are actually sent.
Which software do I use?
Product | (...) |
CLOCKDESIGNTOOL — Clock Design Tool Software
時脈設計工具軟體可協助進行零件選擇、迴路濾波器設計，以及計時裝置解決方案模擬。當您輸入所需的輸出頻率和參考頻率 (選用) 時，此工具可提供符合指定需求、分頻器值和建議迴路濾波器的 TI 裝置，以將抖動降到最低。
CLOCKDESIGNTOOL 教學影片
我應該使用哪個軟體？
產品 | 迴路濾波器和裝置配置 + 模擬 | 模擬工具 | 裝置暫存器程式化 |
LMX24xx PLL 系列 | EasyPLL | ||
LMX25xx PLL+VCO 系列 | 時脈設計工具 | ||
LMK 抖動清除器及分配器 |
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
德州儀器 (TI) 的時鐘及合成器 (TICS) 專業級軟體用於編程具有以下前置字元的產品編號的評估模組 (EVM)：CDC、LMK 和 LMX。這些產品包括鎖相迴路及電壓控制振盪器 (PLL+VCO)、合成器和時鐘裝置。
CLOCK-TREE-ARCHITECT — 時鐘樹架構程式設計軟體
時鐘樹架構是一款時鐘樹合成工具，可根據您的系統需求產生時鐘樹解決方案，進而簡化您的設計流程。此工具可從廣泛的計時產品資料庫中汲取資料，產生系統級多晶片計時解決方案。
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| WQFN (RHS) | 48 | Ultra Librarian |