首頁 邏輯元件和電壓轉換 緩衝器、驅動器和收發器 反相緩衝器和驅動器
首頁
邏輯元件和電壓轉換
緩衝器、驅動器和收發器
反相緩衝器和驅動器

SN74LVC1GU04

現行

單路 1.65-V 至 5.5-V 逆變器

立即訂購
產品規格表

SN74LVC1GU04

現行
產品規格表 立即訂購

產品詳細資料

Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 1 IOL (max) (mA) 32 IOH (max) (mA) -32 Supply current (max) (µA) 10 Input type Standard CMOS Output type Push-Pull Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Unbuffered, Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 1 IOL (max) (mA) 32 IOH (max) (mA) -32 Supply current (max) (µA) 10 Input type Standard CMOS Output type Push-Pull Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Unbuffered, Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
DSBGA (YZP) 5 2.1875 mm² 1.75 x 1.25 DSBGA (YZV) 4 1.5625 mm² 1.25 x 1.25 SOT-23 (DBV) 5 8.12 mm² 2.9 x 2.8 SOT-5X3 (DRL) 5 2.56 mm² 1.6 x 1.6 SOT-SC70 (DCK) 5 4.2 mm² 2 x 2.1 USON (DRY) 6 1.45 mm² 1.45 x 1 X2SON (DPW) 5 0.64 mm² 0.8 x 0.8 X2SON (DSF) 6 1 mm² 1 x 1
  • Available in the Texas Instruments
    NanoFree™ Package
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Unbuffered Output
  • Maximum tpd of 3.7 ns at 3.3 V
  • Low Power Consumption, 10-µA Maximum ICC
  • ±24-mA Output Drive at 3.3 V
  • Ioff Supports Live Insertion, Partial-Power-Down Mode, and Back-Drive Protection
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)
  • Available in the Texas Instruments
    NanoFree™ Package
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Unbuffered Output
  • Maximum tpd of 3.7 ns at 3.3 V
  • Low Power Consumption, 10-µA Maximum ICC
  • ±24-mA Output Drive at 3.3 V
  • Ioff Supports Live Insertion, Partial-Power-Down Mode, and Back-Drive Protection
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)

This single inverter gate is designed for 1.65-V to
5.5-V VCC operation.

The SN74LVC1GU04 device contains one inverter with an unbuffered output and performs the Boolean function Y = A.

NanoFree package technology is a major breakthrough in device packaging concepts, using the die as the package.

This single inverter gate is designed for 1.65-V to
5.5-V VCC operation.

The SN74LVC1GU04 device contains one inverter with an unbuffered output and performs the Boolean function Y = A.

NanoFree package technology is a major breakthrough in device packaging concepts, using the die as the package.
filter 尋找其它 反相緩衝器和驅動器
下載 觀看有字幕稿的影片 影片

您可能會感興趣的類似產品

open-in-new 比較替代產品
引腳對引腳且具備與所比較裝置相同的功能
SN74AUP1G14 現行 具有施密特觸發器輸入的單路 0.8-V 至 3.6-V 低功耗逆變器 Smaller voltage range (0.8V to 3.6V), longer average propagation delay (8ns), lower average drive strength (4mA)
功能與所比較的裝置相似
SN74AUP1G04 現行 單路 0.8-V 至 3.6-V 低功耗逆變器 Smaller voltage range (0.8V to 3.6V), longer average propagation delay (8ns), lower average drive strength (4mA)
SN74LVC1G04 現行 單路 1.65-V 至 5.5-V 逆變器 Voltage range (1.65V to 5.5V), average drive strength (24mA), average propagation delay (5.5ns)

技術文件

star =TI 所選的此產品重要文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 30
類型 標題 日期
* Data sheet SN74LVC1GU04 Single Inverter Gate datasheet (Rev. Y) PDF | HTML 2017年 12月 12日
Application brief Understanding Schmitt Triggers (Rev. B) PDF | HTML 2025年 4月 17日
Application note Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
Selection guide Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
Application note Designing and Manufacturing with TI's X2SON Packages 2017年 8月 23日
Selection guide Logic Guide (Rev. AB) 2017年 6月 12日
Application note How to Select Little Logic (Rev. A) 2016年 7月 26日
Application note Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
User guide LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
Product overview Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
Application note Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
Application note Selecting the Right Level Translation Solution (Rev. A) 2004年 6月 22日
User guide Signal Switch Data Book (Rev. A) 2003年 11月 14日
Application note Use of the CMOS Unbuffered Inverter in Oscillator Circuits 2003年 11月 6日
User guide LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
Application note Texas Instruments Little Logic Application Report 2002年 11月 1日
Application note TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
More literature Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
Application note 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
Application note Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
More literature STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
Application note Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
Application note Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
Application note CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
Application note LVC Characterization Information 1996年 12月 1日
Application note Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
Application note Live Insertion 1996年 10月 1日
Design guide Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
Application note Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日
Selection guide Logic Guide (Rev. AC) PDF | HTML 1994年 6月 1日

設計與開發

如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

5-8-LOGIC-EVM — 適用於 5 針腳至 8 針腳 DCK、DCT、DCU、DRL 和 DBV 封裝的通用邏輯評估模組

靈活的 EVM 旨在支援任何針腳數為 5 至 8 支且採用 DCK、DCT、DCU、DRL 或 DBV 封裝的裝置。
使用指南: PDF
TI.com 無法提供
開發板

TAS6501Q1EVM — TAS6501-Q1 評估模組

TAS65x1-Q1 評估模組 (EVM) 展示了具有整合式數位訊號處理 (DSP) 的 TAS6511-Q1 和 TAS6501-Q1 單通道 D 類放大器的所有特性。名為 PurePath™ Console 的圖形使用者介面 (GUI) 用於透過 USB 連接至 EVM。該 EVM 具有光纖和同軸 SPDIF 輸入、I2S、TDM 和透過 USB 介面的音訊輸入。
View Options
開發板

TAS6511Q1EVM — TAS6511-Q1 評估模組

TAS6511-Q1 評估模組 (EVM) 展示了具有整合 DSP 的 TAS6511-Q1 單通道 D 類放大器的所有特性。使用 PurePath™ Console 3 圖形使用者介面 (GUI) 來透過 USB 介接至 EVM。該 EVM 具有光纖和同軸 SPDIF 輸入、I2S、TDM 和透過 USB 介面的音訊輸入。
View Options
模擬型號

HSpice Model of SN74LVC1GU04

SCAJ003.ZIP (38 KB) - HSpice Model
下載
模擬型號

SN74LVC1GU04 Behavioral SPICE Model

SCAM105.ZIP (7 KB) - PSpice Model
下載
模擬型號

SN74LVC1GU04 IBIS Model (Rev. D)

SCAM003D.ZIP (46 KB) - IBIS Model
下載
參考設計

TIDA-01508 — Sub 1-W、16 通道隔離式數位輸入模組參考設計

此參考設計展示使用 TI ISO121x 裝置的 16 個隔離式數位輸入通道的精簡實作。此設計可在沒有隔離電源的情況下運作，並支援每通道最高 100kHz 輸入訊號 (200kbit)。所有 16 通道的總輸入功率都低於 1W，因此可實現精巧佈局，並將散熱降到最低。
Design guide: PDF
電路圖: PDF
封裝 針腳 CAD 符號、佔位空間與 3D 模型
DSBGA (YZP) 5 Ultra Librarian
DSBGA (YZV) 4 Ultra Librarian
SOT-23 (DBV) 5 Ultra Librarian
SOT-5X3 (DRL) 5 Ultra Librarian
SOT-SC70 (DCK) 5 Ultra Librarian
USON (DRY) 6 Ultra Librarian
X2SON (DPW) 5 Ultra Librarian
X2SON (DSF) 6 Ultra Librarian
適用 TI 的評估品項標準條款與條件。

訂購與品質

內含資訊：
  • RoHS
  • REACH
  • 產品標記
  • 鉛塗層/球物料
  • MSL 等級/回焊峰值
  • MTBF/FIT 估算值
  • 材料內容
  • 認證摘要
  • 進行中持續性的可靠性監測
內含資訊：
  • 晶圓廠位置
  • 組裝地點

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供，且不構成 TI 規範。檢視使用條款。

若有關於品質、封裝或訂購 TI 產品的問題，請參閱 TI 支援。​​​​​​​​​​​​​​

影片