GPS レシーバ

ブロック図

概要

TI の IC とリファレンス・デザインは、高精度でジャミング (妨害電波) 耐性のある GPS (グローバル・ポジショニング・システム) レシーバの開発に貢献します。

設計要件

最新の GPS レシーバの要件:

  • 弱い信号を認識できるようにする、低ノイズのアナログ・フロント・エンド。
  • デジタイザの性能を最大限に高めるための低ジッタ局部発振器 (LO) とクロック。
  • 低ノイズの電源と高効率の電源ソリューション。

このアプリケーションの機能を拡張する

ブロック図

システムに適した製品やリファレンスデザインを検索

技術資料

すべて表示 10
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
種類 タイトル 英語版のダウンロード 日付
アプリケーション・ノート Keystone Error Detection and Correction EDC ECC (Rev. A) 10 May 2022
Analog Design Journal Designing a modern power supply for RF sampling converters 25 May 2017
アプリケーション・ノート プログラム可能な入力マルチプライヤによる整数境界スプリアスの最小化 英語版をダウンロード 15 Feb 2017
アプリケーション・ノート The Use and Abuse of Fully Differential Amplifiers (FDA) 25 May 2016
ホワイト・ペーパー Multicore SoCs stay a step ahead of SoC FPGAs 8 Mar 2016
アプリケーション・ノート Frequency Margining Using TI High-Performance Clock Generators (Rev. A) 12 Dec 2015
ホワイト・ペーパー Ready to make the jump to JESD204B? White Paper (Rev. B) 21 Apr 2015
ユーザー・ガイド Understanding JESD204B Subclasses and Deterministic Latency 26 Oct 2012
ホワイト・ペーパー The Impact of Various PLL Parameters on System Perf 10 Dec 2011
Analog Design Journal Designing for low distortion with high-speed op amps 16 Mar 2005

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

ビデオ