Dieses Referenzdesign befasst sich mit den Herausforderungen im Zusammenhang mit dem Synchronisierungsdesign von aufkommenden 5G-adaptierten Anwendungen, wie z. B. mMIMO (Massive Multiple Input Multiple Output), Phase-Array-Radar und Kommunikationsnutzlast. Das typische HF-Frontend enthält eine Antenne, einen rauscharmen Verstärker (LNA), einen Mischer, einen lokalen Oszillator (LO) im Analogbereich und einen Analog-Digital-Wandler, einen numerisch gesteuerten Oszillator (NCO) und einen digitalen Abwärtswandler (DDC) im Digitalbereich. Um eine Gesamtsynchronisierung des Systems zu erreichen, müssen diese digitalen Blöcke mit einem Systemtakt synchronisiert werden. Dieses Referenzdesign verwendet den Datenwandler ADC12DJ3200, um durch Synchronisierung des On-Chip-NCO mit SYNC~ einen Kanal-zu-Kanal-Versatz von weniger als 5 ps über mehrere Empfänger mit deterministischer Latenz zu erreichen, und verwendet die Funktion zur Einstellung der Öffnungsverzögerung (tAD Adjust) ohne Rauschen, um den Versatz weiter zu reduzieren. Dieses Design stellt auch eine Taktung mit sehr geringem Phasenrauschen basierend auf LMX2594-Breitband-PLL und LMK04828-Synthesizer sowie Jittercleaner bereit.
Merkmale
- Analoges Hochgeschwindigkeits-Frontend mit vier Kanälen, 3,2 GSPS und 6 GHz
- Die On-Chip-NCO-Synchronisierung ermöglicht die Synchronisierung über mehrere ADCs unter Verwendung von SYNC~
- JESD204B-konformer Mehrkanal-Taktgeber
- JESD204B unterstützt acht, 16 oder 32 JESD-Spuren und Datenraten von bis zu 12,8 Gbit/s pro Spur
- Referenzdesign für ergänzende Stromversorgung mit einem Wirkungsgrad von > 85 % bei 12-V-Eingang