Dieses Referenzdesign beschreibt ein 20,8-GSPS-Abtastsystem unter Verwendung von Analog-Digital-Wandlern (ADCs) mit HF-Abtastung in einer zeitverschachtelten Konfiguration. Die Zeitverschachtelung ist eine bewährte und traditionelle Methode zur Erhöhung der Abtastrate. Allerdings ist die Anpassung von Offset, Verstärkung und Abtastzeit einzelner ADCs entscheidend, um die Leistung zu erreichen. Die Komplexität der Verschachtelung nimmt mit dem höheren Abtasttakt zu. Die Phasenanpassung zwischen den ADCs ist eine der kritischen Spezifikationen zur Erzielung besserer SFDR und ENOB. Dieses Referenzdesign verwendet die rauschfreie Öffnungsverzögerung des ADC12DJ5200RF mit präzisen 19-fs-Phasensteuerungsschritten, die die Umsetzung einer Verschachtelung mit 20,8 GSPS vereinfacht. Das Referenzdesign verwendet einen auf der Platine integrierten rauscharmen JESD204B-Taktgenerator auf der Basis von LMK04828 und LMX2594, der die 12-Bit-Systemleistungsanforderungen erfüllt.
Merkmale
- Mit 20,8 GSPS zeitverschachtelte 12-Bit-RF-Abtast-ADCs
- Analoges 6-GHz-Frontend
- Präzise Taktphasenanpassung (19 fs Auflösung)
- Phasensynchronisierung mehrerer ADCs
- Referenzdesign für ergänzende Stromversorgung mit einem Wirkungsgrad von > 85 % bei 12-V-Eingang
- JESD204B unterstützt 8, 16 oder 32 JESD-Spuren und Datenraten von bis zu 12,8 Gbit/s pro Spur