TIDA-00269

ギガビット・イーサネット・リンク・アグリゲータ・リファレンス・デザイン

TIDA-00269

設計ファイル

概要

The Gigabit Ethernet Link Aggregator reference design features the TLK10081 device which is a multi-rate link aggregator intended for use in high-speed bi-directional point-to-point data transmission systems to reduce the number of physical links by multiplexing lower speed serial links into higher speed serial links. This reference design helps customers reduce the number of serial links that need to be implemented and managed within an application. TLK10081 enables customers to aggregate and de-aggregate multiple serial links, of all types including raw data types. Also, featured is the CDCM6208 device that can provide extremely low-jitter Clock input to the TLK10081 in customer systems that do not have one available (or does not meet the jitter requirement of the system). The high-speed signals of channel A have been routed to SFP+ modules for easy evaluation in systems that implement optical fiber configurations. The high-speed signals of channel B have been routed to edge launch SMA connectors for easy evaluation in systems that use standard test equipment.

特長
  • TLK10081 has the ability to handle many different data types without the need encode the data in a special way. Some common signals include 1 GbE, SGMII, as well as raw data signals at rates from 250 Mbps to 1.25 Gbps
  • 8 × (0.25 to 1.25 Gbps) to 1 x (2 to 10 Gbps) Multiplexing
  • Supports flexible clocking schemes including externally-jitter-cleaned clock recovered from the high-speed side
  • Lowest power consumption per channel (800mW Nominal/Ch)
  • Link aggregation helps reduce cables or routing traces within a system through multiplexing lower speed serial signals into a single high speed serial link
  • Use TLK10081 for de-aggregation on the recieve side of the system

組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。

設計ファイルと製品

設計ファイル

すぐに使用できるシステム・ファイルをダウンロードすると、設計プロセスを迅速化できます。

TIDU272.PDF (720 K)

効率グラフや試験の前提条件などを含める、このリファレンス・デザインに関する試験結果

TIDC511.ZIP (3110 K)

設計レイアウトとコンポーネントを示した詳細な回路図

TIDR880.PDF (421 K)

設計レイアウトとコンポーネントを示した詳細な回路図

TIDR881.PDF (241 K)

設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト

製品

設計や代替製品候補に TI 製品を含めます。

その他のインターフェイス

TLK1008110Gbps、1 ~ 8 チャネル、マルチレート冗長リンク・アグリゲータ

データシート: PDF
I2C 汎用 I/O (GPIO)

TCA642424-bit translating 1.65- to 5.5-V I2C/SMBus I/O expander with interrupt, reset & config registers

データシート: PDF
クロック・ジェネレータ

CDCM62082:8、超低消費電力、低ジッタ・クロック・ジェネレータ

データシート: PDF | HTML
クロック・バッファ

CDCLVP1204低ジッタ、2 入力選択可能、1Low-jitter, two-input, selectable 1:4 universal-to-LVPECL buffer4、ユニバーサル入力 LVPECL

データシート: PDF | HTML
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

TLV702イネーブル搭載、300mA、高 PSRR、低静止電流 (IQ)、低ドロップアウト電圧レギュレータ

データシート: PDF | HTML
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

TPS744013A、低い VIN (0.8V)、低ノイズ、高 PSRR、調整可能な超低ドロップアウト電圧レギュレータ

データシート: PDF | HTML
方向自動検出電圧レベル・シフタ

TXB0108自動方向検出機能および±15 kV ESD 保護機能搭載、8 ビット、双方向、電圧レベル・シフタ

データシート: PDF | HTML

技術資料

結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 2
種類 タイトル 英語版のダウンロード 日付
ユーザー・ガイド TMS320F2802x Peripheral Driver Library User's Guide 2014年 7月 14日
試験報告書 TIDM-DUALPHASESOM Reference Guide 2014年 7月 14日

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

すべてのフォーラムトピックを英語で表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

ビデオ