CDCLVP1204
- 2:4 Differential Buffer
- Selectable Clock Inputs Through Control Terminal
- Universal Inputs Accept LVPECL, LVDS, and
LVCMOS/LVTTL - Four LVPECL Outputs
- Maximum Clock Frequency: 2 GHz
- Maximum Core Current Consumption: 45 mA
- Very Low Additive Jitter: <100 fs, RMS in 10-kHz
to 20-MHz Offset Range:- 57 fs, RMS (typical) at 122.88 MHz
- 48 fs, RMS (typical) at 156.25 MHz
- 30 fs, RMS (typical) at 312.5 MHz
- 2.375-V to 3.6-V Device Power Supply
- Maximum Propagation Delay: 450 ps
- Maximum Output Skew: 15 ps
- LVPECL Reference Voltage, VAC_REF, Available
for Capacitive-Coupled Inputs - Industrial Temperature Range: –40°C to +85°C
- Supports 105°C PCB Temperature (Measured at
Thermal Pad) - ESD Protection Exceeds 2 kV (HBM)
The CDCLVP1204 is a highly versatile, low additive jitter buffer that can generate four copies of LVPECL clock outputs from one of two selectable LVPECL, LVDS, or LVCMOS inputs for a variety of communication applications. It has a maximum clock frequency up to 2 GHz. The CDCLVP1204 features an on-chip multiplexer (MUX) for selecting one of two inputs that can be easily configured solely through a control terminal. The overall additive jitter performance is less than 0.1 ps, RMS from 10 kHz to 20 MHz, and overall output skew is as low as 15 ps, making the device a perfect choice for use in demanding applications.
The CDCLVP1204 clock buffer distributes one of two selectable clock inputs (IN0, IN1) to four pairs of differential LVPECL clock outputs (OUT0, OUT3) with minimum skew for clock distribution. The CDCLVP1204 can accept two clock sources into an input multiplexer. The inputs can be LVPECL, LVDS, or LVCMOS/LVTTL.
The CDCLVP1204 is specifically designed for driving 50-Ω transmission lines. When driving the inputs in single-ended mode, the LVPECL bias voltage (VAC_REF) must be applied to the unused negative input terminal. However, for high-speed performance up to 2 GHz, differential mode is strongly recommended.
The CDCLVP1204 is characterized for operation from –40°C to +85°C.
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | CDCLVP1204 Four LVPECL Output, High-Performance Clock Buffer データシート (Rev. F) | PDF | HTML | 2015/09/03 | ||
| ユーザー・ガイド | CDCLVP1204 User's Guide | 2009/07/09 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
CDCLVP1204EVM — CDCLVP1204 評価モジュール
The CDCLVP1204 is a high-performance, low additive phase noise clock buffer. It has two universal input buffers that support either single-ended or differential clock inputs, selectable through a control pin. The device also features on-chip bias generators that can provide the LVPECL common-mode (...)
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア
Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
PLLATINUMSIM-SW — PLL ループ フィルタ、位相ノイズ、ロック時間、スプア シミュレーション ツール
PLLATINUMSIM-SW は、開発ユーザーが TI の各種 PLLatinum™ IC の詳細な設計とシミュレーションを行うためのシミュレーション ツールです。これらの IC は LMX シリーズのフェーズ ロック ループ (PLL) とシンセサイザを搭載しています。
TIDA-00234 — SFP + 光学ポートを二基以上搭載したシステム向け、デュアルチャネル XAUI から SFI へのリファレンス デザイン
TIDA-00234 XAUI - SFI リファレンス デザインは、複数の 10G イーサネット準拠光 (SFP+) ポートを搭載するイーサネット スイッチやルータなどの、エンタープライズおよび通信事業者向けネットワーク機器を対象としています。このリファレンス デザインには、同カテゴリで最もコンパクトかつ低消費電力の デュアル チャネル XAUI - SFI トランシーバである TLK10232 が搭載されています。このリファレンス デザインでは、TLK10232 が生成する高速信号 (最大 10Gbps) に、SMA コネクタまたは SFP+ 光モジュール ケージに装着した SFP+ (...)
TIDA-00269 — ギガビット イーサネット リンク アグリゲータのリファレンス デザイン
このギガビット イーサネット リンク アグリゲータのリファレンス デザインは、TLK10081 を採用しており、低速のシリアル リンクをマルチプレクシングして高速のシリアル リンクに集約することで、物理リンク数を削減するための、高速双方向ポイントツーポイント データ伝送システム向けマルチレート リンク アグリゲータです。このリファレンス デザインは、顧客がアプリケーション内で実装、管理する必要のあるシリアル リンクの数を削減するのに役立ちます。TLK10081 により、ユーザーは未加工データ形式を含むあらゆる種類の複数のシリアル リンクを集約および分離できます。また、CDCM6208 (...)
TIDA-00309 — DisplayPort ビデオ 4:1 アグリゲーション リファレンス デザイン
TIDA-00352 — SDI ビデオ アグリゲーション リファレンス デザイン
この検証済みリファレンス デザインは、四個のチャネル SDI の集約および分離を行う完全なソリューションです。一個の TLK10022 を使用して、四系統の同期 HD-SDI 信号を一本の 5.94Gbps シリアル リンクに集約します。このシリアル データは銅線または光ファイバで伝送され、受信側では二台目の TLK10022 によって分配され、元の映像コンテンツがシームレスに再表示されます。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFN (RGT) | 16 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。