TIDA-01555

複数の ADC を使用する同時コヒーレント DAQ 向けのフレキシブルなインターフェイス(PRU-ICSS)のリファレンス・デザイン

TIDA-01555

設計ファイル

概要

This reference design showcases an interface implementation for connecting multiple high voltage bipolar input, 8-channel, mux-input SAR ADCs (6) with the Sitara Arm processors for expanding the number of input channels using Programmable Real-time Unit (PRU-ICSS). ADCs are configured for simultaneous sampling of the same channels across all ADCs. The design highlights the capability of PRU-ICSS to handle 1536ksps (each sample = 16 bits) data rate by sampling 640 samples per line cycle. For 50Hz cycle, this corresponds to 32ksps per channel across 6 ADCs simultaneously (640 samples/cycle*50Hz*6 ADCs*8 Ch = 1536ksps). Also, the second PRU is used to post process the data to achieve coherent sampling.

特長
  • Flexible interface using PRU-ICSS (Sitara Processor) for communicating with multiple SAR ADCs
  • AC voltage and current measurement accuracy:
    • AC Voltage: <±0.2% for 2.5V to 120V
    • AC Current: <±0.2% for 2.5A to 70A
    • Simultaneous sampling across six ADCs (16-bit, 500ksps/ADC)
  • PRU-ICSS Interface:
    • Programmable real-time unitiIndustrial communication subsystem (PRU-ICSS) offers flexible data capture for channel expansion
    • Firmware-based approach allows for reuse across different Sitara processors
    • Coherent sampling is achieved by computing line cycle in software and by adjusting CS signal

組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。

設計ファイルと製品

設計ファイル

すぐに使用できるシステム・ファイルをダウンロードすると、設計プロセスを迅速化できます。

JAJU455A.PDF (7708 K)

リファレンス・デザインの概要と検証済みの性能テスト・データ

JAJU455.PDF (2184 K)

リファレンス・デザインの概要と検証済みの性能テスト・データ

TIDRV10.ZIP (1659 K)

設計レイアウトとコンポーネントを示した詳細な回路図

TIDRV11A.ZIP (287 K)

設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト

TIDRV12.ZIP (733 K)

コンポーネントの配置を明示する詳細な設計レイアウト

TIDRV14.ZIP (5446 K)

IC コンポーネントの 3D モデルまたは 2D 図面に使用するファイル

TIDCEC7.ZIP (7628 K)

PCB 設計の基板層に関する情報を記載した設計ファイル

TIDRV13.ZIP (4674 K)

PCB 設計レイアウトを生成するための PCB 基板層のプロット・ファイル

製品

設計や代替製品候補に TI 製品を含めます。

Arm ベースのプロセッサ

AM3356Sitara プロセッサ: Arm Cortex-A8、PRU-ICSS、CAN

データシート: PDF | HTML
Arm ベースのプロセッサ

AM3357Sitara プロセッサ: Arm Cortex-A8、EtherCAT、PRU-ICSS、CAN

データシート: PDF | HTML
Arm ベースのプロセッサ

AM3358Sitara プロセッサ: Arm Cortex-A8、3D グラフィックス、PRU-ICSS、CAN

データシート: PDF | HTML
Arm ベースのプロセッサ

AM3359Sitara プロセッサ: Arm Cortex-A8、EtherCAT、3D、PRU-ICSS、CAN

データシート: PDF | HTML
LCD / OLED ディスプレイ向けの電源とドライバ

TPS65131正負デュアル出力 (代表値 750mA)、分割レール・コンバータ

データシート: PDF | HTML
クロック・バッファ

CDCLVC1106低ジッタ、1:6 LVCMOS ファンアウト・クロック・バッファ

データシート: PDF | HTML
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

LP2992イネーブル搭載、250mA、16V、低ドロップアウト電圧レギュレータ

データシート: PDF | HTML
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

TPS7A39150mA、33V、低ノイズ、高 PSRR、デュアルチャネル、正と負に対応、低ドロップアウト電圧レギュレータ

データシート: PDF | HTML
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

TPS7A65-Q1車載向け、300mA、バッテリ直結対応 (40V)、低静止電流 (IQ)、低ドロップアウト電圧レギュレータ

データシート: PDF | HTML
ロード・スイッチ

TPS229145.5V、2A、37mΩ のロード・スイッチ

データシート: PDF | HTML
固定方向電圧レベル・シフタ

SN74LV1T04単一電源、インバータ・ゲート・ロジック・レベル・シフタ

データシート: PDF | HTML
非反転バッファとドライバ

SN74LVC1G17シュミット・トリガ入力、シングル、1.65V ~ 5.5V バッファ

データシート: PDF | HTML
高精度 ADC

ADS8688バイポーラ入力範囲に対応、16 ビット、500kSPS、8 チャネル、単一電源電圧、SAR ADC

データシート: PDF | HTML
高精度オペアンプ (Vos が 1mV 未満)

OPA4197クワッド、36V、高精度、レール・ツー・レール入出力、低オフセット電圧オペアンプ

データシート: PDF | HTML

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

すべてのフォーラムトピックを英語で表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

ビデオ