TIDEP0070
66AK2Gx 기반 시스템의 메모리 안정성 향상을 위한 DDR ECC 레퍼런스 디자인
TIDEP0070
개요
이 레퍼런스 설계는 66AK2Gx 멀티코어 DSP + ARM 프로세서 SoC(시스템 온 칩) 기반의 고신뢰성 애플리케이션에서 ECC(오류 정정 코드)를 지원하는 DDR(듀얼 데이터 레이트) 메모리 인터페이스에 대한 시스템 고려 사항을 설명합니다. 개발자는 시스템 인터페이스, 보드 하드웨어, 소프트웨어, 처리량 성능 및 진단 절차를 논의함으로써 고신뢰성 기반 솔루션을 신속하게 구현할 수 있습니다.
특징
- 최적화된 고속 신호 라우팅
- 표면 실장 PCIe x1 소켓
- AC 커플링 커패시터 배치 예
- 권장 차동 페어 간격 예
완조립 보드는 테스팅과 성능 검증을 위해서만 개발되었으며 판매를 위한 것이 아닙니다.
설계 파일 및 제품
설계 파일
바로 사용 가능한 시스템 파일을 다운로드하여 설계 프로세스에 속도를 높여 보십시오.
TIDRLE6A.PDF (119 KB)
설계 구성요소, 참조 지정자 및 제조업체/부품 번호의 전체 목록
제품
TI 제품을 설계 및 잠재적 대안에 포함합니다.
기술 자료
=
TI에서 선정한 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
2개 모두 보기
| 유형 | 직함 | 최신 영어 버전 다운로드 | 날짜 | ||
|---|---|---|---|---|---|
| * | 설계 가이드 | DDR ECC Reference Design to Improve Memory Reliability in 66AK2Gx-Based Systems (Rev. B) | 2018. 6. 12 | ||
| * | 설계 가이드 | PCI-Express PCB Design Considerations for the K2Gx GP EVM Design Guide (Rev. A) | 2018. 6. 12 |